UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61994

Vivado 2014.2 Accumulator v12.0 - Accumulator の HDL ネットリスト シミュレーションがファブリックと DSP48 をインプリメントする場合と同じ動作にならない

説明

クロック イネーブル (CE) と関連する Bypass (Load) 入力は、Accumulator コアのファブリック インプリメンテーションと DSP48 インプリメンテーションで異なります。

ファブリック インプリメンテーションでは、Bypass が CE より優先されるので、CE が Low でも Accumulator はロードできます。

DSP48 インプリメンテーションでは、CE が Bypass より優先されるので、Accumulator にロードするには CE が High である必要があります。

このため、Bypass と CE の両方が必要な場合は、ファブリック インプリメンテーションと DSP48 インプリメンテーションをスムーズに変更することはできません。

ソリューション

これは、Accumulator v11.0 および Accumulator v12.0 での既知の問題です。


影響のあるコアのバージョン : v11.0、v12.0
影響のあるソフトウェア : Vivado、ISE、System Generator for DSP
影響のあるシミュレータ : サポートされるすべてのシミュレータ


ファブリック インプリメンテーション外部への Bypass 信号およびクロック イネーブル信号を AND 接続して、DSP48 インプリメンテーションと同様に動作する新しいバイパス信号を生成します。

この回避策を実行することによるリソースおよびタイミングへの影響はごくわずかです。

現時点では、DSP48 インプリメンテーションの Bypass の動作をファブリック インプリメンテーションと同じようにする回避策はありません。

AR# 61994
日付 10/13/2014
ステータス アクティブ
種類 一般
IP
  • Accumulator
このページをブックマークに追加