UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62034

7 シリーズ - 2014.2/2014.3 write_bitstream エラー - コンフィギュレーション用のビット ファイルを生成するには、EMCCLK ピンを入力としてプログラムするようにというメッセージが表示される

説明

SPI/BPI フラッシュを用いて 7 シリーズ FPGA をコンフィギュレーションする場合、外部マスター コンフィギュレーション クロック (EMCCLK) を使用し、write_bitstream を実行してビット ファイルを生成しようとすると、次のようなエラーが発生します。

ERROR: [Designutils 12-2331] Pin IOB_X0Y143 is the EMCCLK pin and must be programmed as an input when the ExtMasterCclk_en option is not set to Disable.

この問題の解決方法を教えてください。

ソリューション

PACKAGE_PIN 制約は使用しないでください。

次の PACKAGE_PIN 制約を XDC ファイルから削除します。

set_property PACKAGE_PIN <xxx> [get_ports emcclk]

詳細:

EMCCLK を使用できるようにするには、通常 XDC ファイルで次のように属性を設定します。

set_property PACKAGE_PIN <xxx> [get_ports emcclk]
set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN <div-1|div-2|div-4|div-8> [current_design]
set_property CONFIG_VOLTAGE <3.3|2.5|1.8> [current_design]
set_property CFGBVS <VCCO|GND> [current_design]

このエラーは、XDC ファイルで PACKAGE_PIN 制約を設定している場合に、Vivado 2014.2 および 2014.3 で確認されています。

Vivado 2014.3/2014.2 では、最初の最適化ツールが PACKAGE_PIN 制約を無視し、信号がデザインで未使用の場合に入力バッファーを作成しません。

EMCCLK 入力をデザインでは使用せずにコンフィギュレーションでのみ使用する場合は、この入力を宣言する必要はありません。

この問題は、2015.1 で修正されています。 

EMCCLK の詳細は、(Xilinx Answer 44635) を参照してください。

AR# 62034
日付 11/29/2017
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Artix-7
  • Virtex-7
ツール
  • Vivado Design Suite - 2014.3
  • Vivado Design Suite - 2014.2
このページをブックマークに追加