AR# 62042

|

Zynq-7000 SoC、Vivado 2014.2 - PS DDRC が読み出し中に ODT をアサートする

説明

Vivado 2014.2 以前のバージョンで、DRAM への DDR3/3L 読み出し中に、Zynq PS DDRC が ODT 信号をアサートします。

約 1 クロックのパルス幅で、1 つの読み出しコマンドで 2 回アサートされます。

ソリューション

回避策:

DRAM_ODT_reg (0xF8006048) のビット [0] に 0 を書き込むと、この動作を回避できます。

このためには、ps7_init.tcl および ps7_init.c ファイルを変更し、このビットを実際にクリアにするため書き込みマスクをイネーブルにします (これはシリコンでデフォルトでイネーブルになっている)。
 
たとえば、ps7_init.c の次の行を検索し、
 

EMIT_MASKWRITE(0XF8006048, 0x0003F000U ,0x0003C000U),


次のように変更します。
 

EMIT_MASKWRITE(0XF8006048, 0x0003F03FU ,0x0003C008U),


0x8 という値は、シリコンのデフォルト値である、ビット [3] の 1 を表しており、もっと明確になっています。これはソフトウェアの新しいバージョンに含まれる修正と同じです。

この問題は、Vivado 2014.3 で修正されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
53051 Zynq-7000 SoC - PS DDR コントローラー N/A N/A
AR# 62042
日付 05/25/2018
ステータス アクティブ
種類 一般
デバイス
ツール 詳細 概略
People Also Viewed