UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62204

MIG 7 Series - IPI デザインの create_clock 制約に対するクリティカル警告 - 「Constraints 18-1056 Clock 'sys_clk' completely overrides clock 'sys_diff_clock_clk_p」というメッセージが表示される

説明

問題の発生したバージョン : MIG 7 Series v2.0 Rev3
修正バージョン : (ザイリンクス アンサー 54025)
 
ザイリンクス開発ボードをターゲットにした IPI システムを作成しました。

このデザインには MicroBlaze、MIG 7 Series、その他の IP が含まれています。

接続自動化機能を使用し、またブロック デザインの OOC のターゲット出力ファイルを生成しました。

ブロック デザイン レベルの DCP が生成されましたが、ログ ファイルを確認すると、次のようなクリティカル警告メッセージが表示されています。

CRITICAL WARNING: [Constraints 18-1056] Clock 'sys_clk' completely overrides clock 'sys_diff_clock_clk_p'

 
これは有効な警告メッセージですか。

この問題の解決方法を教えてください。

ソリューション

これは有効なクリティカル警告メッセージです。

2 つの異なる XDC により同じポートに create_clock 制約が適用されているために、この警告メッセージが表示されえています。

IP レベルの XDC の sys_clk ポートに対する create_clock 制約は、ブロック図レベルの制約を上書きします。

回避策として、MIG で生成された XDC を開き、create_clock 制約の -name を削除します。

たとえば、次のような行があるとします。
 

create_clock -name sys_clk -period 5 [get_ports sys_clk_p]

これを次のように変更します。
 

create_clock  -period 5 [get_ports sys_clk_p]

 
この後、ブロック デザインの OOC 出力ファイルをリセットし、ブロック デザインに対して OOC run を再実行します。
 
改訂履歴
2014/09/29 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 62204
日付 11/24/2014
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加