UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62320

MIG 7 Series DDR2 - CL=3 の場合に 200MHz デザインで DQS オーバーシュートが発生する

説明

 

問題の発生したバージョン : v2.1
修正バージョン : (ザイリンクス アンサー 54025)
を参照
MIG 7 Series DDR2 デザインを CAS レイテンシを 3 (CL=3) に設定して 200MHz で動作させると、Taond 違反のため DQS オーバーシュートが発生することがあります。

 

 

ソリューション


CL=3 の 200MHz DDR2 デザインでは、Taond 仕様に必要な時間より後に MIG PHY が ODT を駆動するので、DQS が書き込みの最初のサイクルでオーバーシュートすることがあります。

これは読み出しまたは書き込み操作およびキャリブレーションには影響しませんが、DQS DC 仕様に違反する可能性があります。

この違反を解決するには、core_name_mig.v ファイルで CAS レイテンシを 4 に設定します。

   ---CL                    : integer := 3;
       CL                    : integer := 4;

 

改訂履歴

2014/10/07 - 初版

 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 62320
日付 10/15/2014
ステータス アクティブ
種類 一般
デバイス
ツール 詳細 概略
IP
このページをブックマークに追加