UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62469

2013.x/2014.x UNIMACRO - レイテンシが 2 未満に設定されているとシミュレーションで ADDSUB_MACRO が正しく動作しない

説明

デザインで ADDSUB_MACRO をインスタンシエートし、次のようにジェネリックを設定しました。
 
AREG == BREG == 0, 
ALUMODEREG == 1
LATENCY が 2 未満に設定されていると、最初の出力で最後の ALUMODE 設定が使用されます。

例 :
 
ADD_SUB を 0 に変更した後、最初の出力の 43 は入力の合計のままとなっています。
 
 
しかし、LATENCY が 2 に設定されている場合、結果は ADD および SUB 演算間で正しくトグルされます。




 

ソリューション

これは UNIMACRO ライブラリの既知の問題です。 

この問題は Vivado 2015.1 で修正される予定です。

回避策として、プリミティブ DSP48E1 をインスタンシエートできます。

AR# 62469
日付 04/07/2015
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite
このページをブックマークに追加