AR# 62477

説明

Vivado HLS モデルをシミュレーションしています。デザインには、浮動小数点精度入力信号上に、[provide output port] がオンに設定されている Assert ブロックがあります。

Vivado HLS モデルのシミュレーション出力が無効になります。

Assert ブロックを削除すると、Vivado HLS モデルのシミュレーション結果は Vivado HLS からの元のシミュレーション結果に一致します。

ソリューション

これは、Vivado System Generator の既知の問題です。

この問題は、Vivado 2014.4 リリースで修正されています。