You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
AV & エンターテイメント
プリンター
ホーム & ライスタイル
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
Alveo SN1000 SmartNIC
Alveo U25 SmartNIC
NIC X2 シリーズ オフロード
NIC 8000 シリーズ オフロード
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 6250: 3.1i COREGen - Required order of analysis/compilation for CORE Generator VHDL and Verilog behavioral model libraries
AR# 6250
更新を電子メールで連絡
|
購読解除
3.1i COREGen - CORE Generator VHDL および Verilog ビヘイビア モデル ライブラリの解析/コンパイルに必要な順序
説明
ソリューション
説明
キーワード:coregen, vhdl, simulate, library, get_models, compile, analyze, modelsim, mti, CORE Generator, シミュレーション, ライブラリ, コンパイル, 解析
c_ip2, c_ip3, c_ip4, c_ip5
重要度 :重要
概要:
COREGen が提供する VHDL ビヘイビア モデル間には明確な階層関係があります。エラーなしにコンパイルするには、シミュレーション前の準備としてこれを考慮する必要があります。
VHDL では、階層構造の最下位モデルを先にコンパイル/解析する必要があります。つまりプリミティブ モデルは、マクロ モデル内でインスタンシエートされるため、マクロ モデルよりも先にコンパイルまたは解析します。
Verilog ではコンパイルの順序は重要ではありませんが、推奨されたコンパイルの順序に従うことにより、コンパイル実行中にエラーが発生する可能性が少なくなります。<0}
ソリューション
1
2.1i, C_IP4:
C_IP4 の場合は、必ず VHDL XilinxCoreLib ライブラリの前に VHDL UNISIM ライブラリをコンパイルしてください。
UNISIM ライブラリは $XILINX/vhdl/src にあります。以下のファイルをコンパイルしてください。
unisim_VPKG.vhd
unisim_VCOMP.vhd
unisim_VITAL.vhd
unisim_VCFG4K.vhd
ModelSIM 用 UNISIM ライブラリをコンパイルするためのサンプル コマンドは以下のとおりです。
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VPKG.vhd
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VCOMP.vhd
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VITAL.vhd
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VCFG4K.vhd
----------------------------------------------
XILINXCORELIB Compilation
----------------------------------------------
C_IP3 に含まれる VHDL モデルのコンパイル/解析順序は以下のとおりです。
(メモ :必ず「*」記号を含めてください。)
prims_constants*.vhd
prims_comps*.vhd
prims_utils*.vhd
prims_sim_arch*.vhd
ul_utils.vhd
*pack.vhd
c_*comp.vhd
c_reg*.vhd
c_addsub*.vhd
c_mux_bus*..vhd
c_*.vhd
vfft_utils.vhd
*.vhd
お使いのシミュレータでモデルを個別にコンパイルする必要がある場合や、同じモデルを 1 度しかコンパイルできない場合は、以下の順序に従ってください。
prims_constants_v1_0.vhd
prims_constants.vhd
prims_comps_v1_0.vhd
prims_comps.vhd
prims_utils.vhd
prims_utils_v1_0.vhd
prims_sim_arch.vhd
prims_sim_arch_v1_0.vhd
ul_utils.vhd
vfft_utils.vhd
vfft1024.vhd
vfft1024_comp.vhd
vfft16.vhd
vfft16_comp.vhd
vfft256.vhd
vfft256_comp.vhd
vfft64.vhd
vfft64_comp.vhd
mulVHT.vhd
mulVHT_comp.vhd
acc2sVHT.vhd
acc2sVHT_comp.vhd
addsVHT.vhd
addsVHT_comp.vhd
adreVHT.vhd
adreVHT_comp.vhd
adrleVHT.vhd
adrleVHT_comp.vhd
cmpsVHT.vhd
cmpsVHT_comp.vhd
mux2VHT.vhd
mux2VHT_comp.vhd
mux3VHT.vhd
mux3VHT_comp.vhd
mux4VHT.vhd
mux4VHT_comp.vhd
pscVHT.vhd
pscVHT_comp.vhd
regceVHT.vhd
regceVHT_comp.vhd
saddceVHT.vhd
saddceVHT_comp.vhd
subreVHT.vhd
subreVHT_comp.vhd
subrleVHT.vhd
subrleVHT_comp.vhd
tsb16sVHT.vhd
tsb16sVHT_comp.vhd
tsb16xVHT.vhd
tsb16xVHT_comp.vhd
tsb32xVHT.vhd
tsb32xVHT_comp.vhd
sqrootVHT.vhd
sqrootVHT_comp.vhd
trigtabl_v1_0.vhd
trigtabl_v1_0_comp.vhd
dividervht.vhd
dividervht_comp.vhd
sdafirVHT.vhd
sdafirVHT_comp.vhd
pdafirVHT.vhd
pdafirVHT_comp.vhd
nco_v1_0.vhd
ncoiq_v1_0.vhd
c_reg_fd_v1_0.vhd
c_reg_fd_v1_0_comp.vhd
mult_vgen_v1_0.vhd
mult_vgen_v1_0_comp.vhd
dpramVHT.vhd
dpramVHT_comp.vhd
romrVHT.vhd
romrVHT_comp.vhd
syncramVHT.vhd
syncramVHT_comp.vhd
kdcm_v1_0.vhd
kdcm_v1_0_comp.vhd
kcmVHT.vhd
kcmVHT_comp.vhd
kcmpipeVHT.vhd
kcmpipeVHT_comp.vhd
integVHT.vhd
integVHT_comp.vhd
m12x12.vhd
m12x12_comp.vhd
m8x8.vhd
m8x8_comp.vhd
fifosyncVHT.vhd
fifosyncVHT_comp.vhd
delayVHT.vhd
delayVHT_comp.vhd
combfiltVHT.vhd
combfiltVHT_comp.vhd
mem_init_file_pack.vhd
c_mem_dp_block_v1_0.vhd
c_mem_sp_block_v1_0_comp.vhd
c_mem_sp_block_v1_0.vhd
c_addsub_v1_0.vhd
c_addsub_v1_0_comp.vhd
c_accum_v1_0.vhd
c_accum_v1_0_comp.vhd
c_compare_v1_0.vhd
c_compare_v1_0_comp.vhd
c_mux_bus_v1_0.vhd
c_mux_bus_v1_0_comp.vhd
c_counter_binary_v1_0.vhd
c_decode_binary_v1_0_comp.vhd
c_decode_binary_v1_0.vhd
c_gate_bit_bus_v1_0_comp.vhd
c_dist_mem_v1_0.vhd
c_gate_bit_bus_v1_0.vhd
c_mux_slice_bufe_v1_0_comp.vhd
c_gate_bit_v1_0.vhd
c_gate_bus_v1_0.vhd
c_mux_bit_v1_0.vhd
c_mux_slice_bufe_v1_0.vhd
c_mux_slice_buft_v1_0_comp.vhd
c_mux_slice_buft_v1_0.vhd
c_reg_ld_v1_0.vhd
c_reg_ld_v1_0_comp.vhd
c_mux_bit_v1_0_comp.vhd
c_shift_fd_v1_0.vhd
c_shift_fd_v1_0_comp.vhd
c_shift_ram_v1_0.vhd
c_shift_ram_v1_0_comp.vhd
c_twos_comp_v1_0.vhd
c_twos_comp_v1_0_comp.vhd
pipeline.vhd
c_dist_mem_v1_0_comp.vhd
c_mem_dp_block_v1_0_comp.vhd
c_counter_binary_v1_0_comp.vhd
c_gate_bus_v1_0_comp.vhd
c_gate_bit_v1_0_comp.vhd
async_fifo_pkg.vhd
async_fifo_v1_0.vhd
async_fifo_v1_0_comp.vhd
C_IP4 リリースに含まれる XilinxCoreLib Verilog ライブラリのコンパイル推奨順序は以下のとおりです。
C_REG_FD_V1_0.v
C_ADDSUB*.v
*.v
お使いのシミュレータでモデルを個別にコンパイルする必要がある場合は、以下の順序に従います。
C_ACCUM_V1_0.v
C_ADDSUB_V1_0.v
C_COMPARE_V1_0.v
C_COUNTER_BINARY_V1_0.v
C_DA_FIR_V2_0.v
C_DECODE_BINARY_V1_0.v
C_DIST_MEM_V1_0.v
C_GATE_BIT_BUS_V1_0.v
C_GATE_BIT_V1_0.v
C_GATE_BUS_V1_0.v
C_MEM_DP_BLOCK_V1_0.v
C_MEM_SP_BLOCK_V1_0.v
C_MUX_BIT_V1_0.v
C_MUX_BUS_V1_0.v
C_MUX_SLICE_BUFE_V1_0.v
C_MUX_SLICE_BUFT_V1_0.v
C_REG_FD_V1_0.v
C_REG_LD_V1_0.v
C_SHIFT_FD_V1_0.v
C_SHIFT_RAM_V1_0.v
C_TWOS_COMP_V1_0.v
DIVIDERVHT.v
MULT_VGEN_V1_0.v
PIPELINE.v
acc2sVHT.v
addsVHT.v
adreVHT.v
adrleVHT.v
async_fifo_v1_0.v
cmpsVHT.v
combfiltVHT.v
da_fir_v1_0.v
delayVHT.v
dpramVHT.v
fifosyncVHT.v
integVHT.v
kcmVHT.v
kcmpipeVHT.v
kdcm_v1_0.v
mulVHT.v
mux2VHT.v
mux3VHT.v
mux4VHT.v
nco_v1_0.v
ncoiq_v1_0.v
ncoiqvht.v
ncovht.v
pdafirVHT.v
pscVHT.v
regceVHT.v
romrVHT.v
saddceVHT.v
sdafirVHT.v
sincos_v2_0.v
sqrootVHT.v
subreVHT.v
subrleVHT.v
syncramVHT.v
trigtablVHT.v
trigtabl_v1_0.v
tsb16sVHT.v
tsb16xVHT.v
tsb32xVHT.v
2
2.1i, C_IP3:
C_IP3 に含まれる VHDL モデルのコンパイル/解析順序は以下のとおりです。
prims_constants*.vhd
prims_comps*.vhd
prims_utils*.vhd
prims_sim_arch*.vhd
ul_utils.vhd
*pack.vhd
c_*comp.vhd
c_reg*.vhd
c_addsub_v1_0.vhd
c_mux_bus_v1_0.vhd
c_*.vhd
*.vhd
C_IP3 に含まれる XilinxCoreLib Verilog ライブラリのコンパイル推奨順序は以下のとおりです。
C_REG_FD_V1_0.v
C_ADDSUB*.v
*.v
3
2.1i, C_IP5:
C_IP5 の場合は、必ず VHDL XilinxCoreLib ライブラリの前に VHDL UNISIM ライブラリをコンパイルしてください。(注:C_IP5 IP と互換性があるのはザイリンクス ソフトウェアの 2.1i のみです。)
UNISIM ライブラリは $XILINX/vhdl/src にあります。以下のファイルをコンパイルしてください。
unisim_VPKG.vhd
unisim_VCOMP.vhd
ModelSIM 用 UNISIM ライブラリをコンパイルするためのサンプル コマンドは以下のとおりです。
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VPKG.vhd
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VCOMP.vhd
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VITAL.vhd
vcom -87 -work unisim $XILINX/vhdl/src/unisims/unisim_VCFG4K.vhd
----------------------------------------------
XILINXCORELIB Compilation
----------------------------------------------
C_IP5 に含まれる VHDL モデルのコンパイル/解析順序は以下のとおりです。
(メモ :必ず「*」記号を含めてください。)
prims_constants*.vhd
prims_comps*.vhd
prims_utils*.vhd
prims_sim_arch*.vhd
ul_utils.vhd
*pack.vhd
c_*comp.vhd
c_reg*.vhd
c_addsub*.vhd
c_mux_bus*..vhd
c_*.vhd
vfft_utils.vhd
v*_comp.vhd
*.vhd
お使いのシミュレータでモデルを個別にコンパイルする必要がある場合や、同じモデルを 1 度しかコンパイルできない場合は、以下の順序に従ってください。
ul_utils.vhd
nco_v1_0.vhd
ncoiq_v1_0.vhd
vfft_utils.vhd
vfft1024_comp.vhd
vfft1024.vhd
vfft16_comp.vhd
vfft16.vhd
vfft256_comp.vhd
vfft256.vhd
vfft64_comp.vhd
vfft64.vhd
trigtabl_v1_0.vhd
trigtabl_v1_0_comp.vhd
dafir_pack.vhd
da_fir_v1_0.vhd
da_fir_v1_0_comp.vhd
da_fir_v2_0.vhd
da_fir_v2_0_comp.vhd
prims_constants_v1_0.vhd
mem_init_file_pack.vhd
prims_utils_v1_0.vhd
c_reg_fd_v1_0.vhd
c_reg_fd_v1_0_comp.vhd
c_dist_mem_v1_0.vhd
c_dist_mem_v1_0_comp.vhd
c_mem_dp_block_v1_0.vhd
c_mem_dp_block_v1_0_comp.vhd
c_addsub_v1_0.vhd
c_addsub_v1_0_comp.vhd
c_compare_v1_0.vhd
c_compare_v1_0_comp.vhd
c_mux_bus_v1_0.vhd
c_mux_bus_v1_0_comp.vhd
c_counter_binary_v1_0.vhd
c_counter_binary_v1_0_comp.vhd
c_gate_bus_v1_0.vhd
c_gate_bus_v1_0_comp.vhd
c_gate_bit_v1_0.vhd
c_gate_bit_v1_0_comp.vhd
prims_comps_v1_0.vhd
async_fifo_pkg.vhd
async_fifo_v1_0.vhd
async_fifo_v1_0_comp.vhd
mult_vgen_v1_0.vhd
mult_vgen_v1_0_comp.vhd
c_mem_sp_block_v1_0.vhd
c_mem_sp_block_v1_0_comp.vhd
kdcm_v1_0.vhd
kdcm_v1_0_comp.vhd
dividervht.vhd
dividervht_comp.vhd
m12x12.vhd
m12x12_comp.vhd
m8x8.vhd
m8x8_comp.vhd
sdafirVHT.vhd
sdafirVHT_comp.vhd
fifosyncVHT.vhd
fifosyncVHT_comp.vhd
dpramVHT.vhd
dpramVHT_comp.vhd
romrVHT.vhd
romrVHT_comp.vhd
syncramVHT.vhd
syncramVHT_comp.vhd
sqrootVHT.vhd
sqrootVHT_comp.vhd
mulVHT.vhd
mulVHT_comp.vhd
kcmVHT.vhd
kcmVHT_comp.vhd
kcmpipeVHT.vhd
kcmpipeVHT_comp.vhd
integVHT.vhd
integVHT_comp.vhd
pdafirVHT.vhd
pdafirVHT_comp.vhd
delayVHT.vhd
delayVHT_comp.vhd
combfiltVHT.vhd
combfiltVHT_comp.vhd
acc2sVHT.vhd
acc2sVHT_comp.vhd
addsVHT.vhd
addsVHT_comp.vhd
adreVHT.vhd
adreVHT_comp.vhd
adrleVHT.vhd
adrleVHT_comp.vhd
cmpsVHT.vhd
cmpsVHT_comp.vhd
mux2VHT.vhd
mux2VHT_comp.vhd
mux3VHT.vhd
mux3VHT_comp.vhd
mux4VHT.vhd
mux4VHT_comp.vhd
pscVHT.vhd
pscVHT_comp.vhd
regceVHT.vhd
regceVHT_comp.vhd
saddceVHT.vhd
saddceVHT_comp.vhd
subreVHT.vhd
subreVHT_comp.vhd
subrleVHT.vhd
subrleVHT_comp.vhd
tsb16sVHT.vhd
tsb16sVHT_comp.vhd
tsb16xVHT.vhd
tsb16xVHT_comp.vhd
tsb32xVHT.vhd
tsb32xVHT_comp.vhd
c_accum_v1_0.vhd
c_accum_v1_0_comp.vhd
c_decode_binary_v1_0.vhd
c_decode_binary_v1_0_comp.vhd
c_gate_bit_bus_v1_0.vhd
c_gate_bit_bus_v1_0_comp.vhd
c_mux_slice_bufe_v1_0.vhd
c_mux_slice_bufe_v1_0_comp.vhd
c_mux_slice_buft_v1_0.vhd
c_mux_slice_buft_v1_0_comp.vhd
c_reg_ld_v1_0.vhd
c_reg_ld_v1_0_comp.vhd
c_mux_bit_v1_0.vhd
c_mux_bit_v1_0_comp.vhd
c_shift_fd_v1_0.vhd
c_shift_fd_v1_0_comp.vhd
c_shift_ram_v1_0.vhd
c_shift_ram_v1_0_comp.vhd
c_twos_comp_v1_0.vhd
c_twos_comp_v1_0_comp.vhd
pipeline.vhd
prims_constants.vhd
prims_comps.vhd
prims_utils.vhd
prims_sim_arch.vhd
prims_sim_arch_v1_0.vhd
C_IP5 の XilinxCoreLib Verilog ライブラリのコンパイル順序は以下をお勧めします。
C_REG_FD_V1_0.v
C_ADDSUB*.v
*.v
お使いのシミュレータでモデルを個別にコンパイルする必要がある場合は、以下の順序に従います。
C_REG_FD_V1_0.v
C_ADDSUB_V1_0.v
C_ACCUM_V1_0.v
C_COMPARE_V1_0.v
C_COUNTER_BINARY_V1_0.v
C_DA_FIR_V2_0.v
C_DECODE_BINARY_V1_0.v
C_DIST_MEM_V1_0.v
C_GATE_BIT_BUS_V1_0.v
C_GATE_BIT_V1_0.v
C_GATE_BUS_V1_0.v
C_MEM_DP_BLOCK_V1_0.v
C_MEM_SP_BLOCK_V1_0.v
C_MUX_BIT_V1_0.v
C_MUX_BUS_V1_0.v
C_MUX_SLICE_BUFE_V1_0.v
C_MUX_SLICE_BUFT_V1_0.v
C_REG_LD_V1_0.v
C_SHIFT_FD_V1_0.v
C_SHIFT_RAM_V1_0.v
C_TWOS_COMP_V1_0.v
DIVIDERVHT.v
MULT_VGEN_V1_0.v
PIPELINE.v
acc2sVHT.v
addsVHT.v
adreVHT.v
adrleVHT.v
async_fifo_v1_0.v
cmpsVHT.v
combfiltVHT.v
da_fir_v1_0.v
delayVHT.v
dpramVHT.v
fifosyncVHT.v
integVHT.v
kcmVHT.v
kcmpipeVHT.v
kdcm_v1_0.v
mulVHT.v
mux2VHT.v
mux3VHT.v
mux4VHT.v
nco_v1_0.v
ncoiq_v1_0.v
ncoiqvht.v
ncovht.v
pdafirVHT.v
pscVHT.v
regceVHT.v
romrVHT.v
saddceVHT.v
sdafirVHT.v
sincos_v1_0.v
sqrootVHT.v
subreVHT.v
subrleVHT.v
syncramVHT.v
trigtablVHT.v
trigtabl_v1_0.v
tsb16sVHT.v
tsb16xVHT.v
tsb32xVHT.v
4
2.1i VHDL:
C_IP2 に含まれるモデルのコンパイル/解析順序は以下のとおりです。
prims_constants*.vhd
prims_comps*.vhd
prims_utils*.vhd
prims_sim_arch*.vhd
ul_utils.vhd
*pack.vhd
c_*comp.vhd
c_reg*.vhd
c_*.vhd
*.vhd
リストの最終項目は再コンパイルされますが、これは問題ではありません。ModelSIM で再コンパイルされたモデルに関してエラーは発生しません。唯一の条件として、階層構造の上レベルを下レベルよりも優先してコンパイルする必要があります。
上記の順序はザイリンクスの IP アップデートによって多少異なる場合がありますが、コンパイル順序に関する最新情報は、このソリューション記録と共に各アップデートに含まれる予定です。
5
3.1i VHDL:
VHDL モデルの解析順序については、$XILINX/vhdl/src/XilinxCoreLib の the vhdl_analyze_order を参照してください。
3.1i Verilog:
推奨コンパイル順序については、$XILINX/verilog/src/XilinxCoreLib の verilog_analyze_order ファイルを参照してください。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 6250
日付
10/12/2011
ステータス
アーカイブ
種類
一般
People Also Viewed
フィードバック
閉じる