UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62620

2014.3 Virtex UltraScale - opt_design で BUFG_GT_SYNC を挿入できないため BUFG_GT.CLR ピンを駆動するリセット ネットが配線不可能になる

説明

BUFG_GT.CLR ピンを駆動するリセット ネットの配線でエラーが発生するケースがあります。

UG572 の 24 ページには、opt_design によって BUFG_GT_SYNC が挿入されるため、配線リソースが駆動されるという旨の記載があります。

 
 
BUFG_GT_SYNC.png




ソリューション

opt_design で BUFG_GT_SYNC を自動挿入できないという問題は、現在調査中です。

当面は、BUFG_GT_SYNC をインスタンシエートしてこの問題を回避してください。

AR# 62620
日付 11/05/2014
ステータス アクティブ
種類 一般
デバイス
  • Kintex UltraScale
  • Virtex UltraScale
ツール
  • Vivado Design Suite - 2014.3
  • Vivado Design Suite - 2014.2
  • Vivado Design Suite - 2014.1
このページをブックマークに追加