UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62774

MIG UltraScale - MIG で生成されたサンプル デザインでタイミング エラーが発生することがある

説明

問題の発生したバージョン : MIG UltraScale v6.1
修正バージョン : (ザイリンクス アンサー 58435) を参照

MIG で生成されたサンプル デザインをインプリメントすると、MIG UltraScale IP コア内でタイミング エラーが発生することがあります。

この問題は、MIG サンプル デザインでのみ発生します。MIG IP コアをそれだけでインプリメントする場合は、タイミングが確実に満たされるようにするため PBLOCK 制約が使用されます。

ソリューション

タイミング エラーが発生した場合は、<ip_core_name>.xdc ファイルからの PBLOCK 制約を使用して MIG サンプル デザイン全体に適用すると、エラーが低減されることがあります。 

例 :
 
create_pblock pblock_mig_0
add_cells_to_pblock pblock_mig_0 -top
resize_pblock [get_pblocks pblock_mig_0] -add {SLICE_X56Y0:SLICE_X115Y59}

MIG サンプル デザイン ロジック全体を 1 つの PBLOCK に固定してもタイミング エラーが発生する場合は、ウェブケースを開いてザイリンクス テクニカル サポートにご連絡ください。

改訂履歴

2014/11/07 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 62774
日付 11/24/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加