UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62852

MIG 7 Series - 古いバージョンの MIG では使用できていたクロック周期が GUI で選択できない

説明

問題の発生したバージョン : MIG 7 Series v2.2


1.35V コンポーネントに対し、800MHz で MIG コントローラーをコンフィギュレートしていると、GUI で次のような警告メッセージが表示されます。

このため、コアを生成することができません。

The Memory Part ##### with the Voltage 1.35V supports the clock period range 1500 - 3300. Either change the clock period or select a different Memory Part Voltage

古いバージョンの MIG GUI ではこの問題はありませんでしたが、今のバージョンでは問題があるようです。 

ソリューション

FPGA の AC および DC スイッチ特性データシートにリストされている最大周波数値は、MIG GUI でサポートされるべきです。

データシートにある表「Maximum Physical Interface (PHY) Rate for Memory Interfaces IP available with the Memory Interface Generator」で、該当デバイスの値を確認してください。

回避策として、デバイスの VCO 周波数が満たされているように、MIG デザインで PLLE2_ADV の設定を変更してください。

 

改訂履歴

2014/11/25 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 62852
日付 01/09/2015
ステータス アクティブ
種類 既知の問題
ツール
IP
このページをブックマークに追加