AR# 62891

MIG 7 Series - DDR3 - 72 ビット AXI4 インターフェイスが ECC ディスエーブルで生成される

説明

問題の発生したバージョン : MIG v2.2
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG v2.2 で、GUI で ECC をイネーブルに設定しても、72 ビット DDR3 AXI インターフェイスが ECC ディスエーブルで生成されます。  

『Zynq-7000 AP SoC および 7 シリーズ デバイス メモリ インターフェイス ソリューション ユーザー ガイド』 (UG586) に記述されているように、72 ビット AXI インターフェイスでは ECC が必要です。

eccmask.PNG




ソリューション

この問題を回避するには<core_name>_mig.v モジュールで次のパラメーターを変更する必要があります。
 

   parameter ECC                   = "ON",           // previously "OFF"
   parameter DATA_WIDTH            = 64,       // previously 72

改訂履歴
2015/01/26 - 初版

AR# 62891
日付 03/05/2015
ステータス アクティブ
種類 既知の問題
IP