AR# 62920

MIG UltraScale ソリューション センター - よく寄せられる質問 (FAQ)

説明

このアンサーでは、MIG UltraScale の既知の問題およびよく寄せられる質問へのリンクを示します。

注記 : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。

ザイリンクス MIG ソリューション センターは、メモリ インターフェイスに関する質問を解決するのに役立つ情報を掲載しています。

MIG でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

MIG の既知の問題
 
(ザイリンクス アンサー 58435) MIG UltraScale - Vivado 2014.1 以降の IP リリース ノートおよび既知の問題

MIG のデザイン アドバイザリ
 
(ザイリンクス アンサー 33566) DDR3、DDR2、DDR、Spartan-6 FPGA MCB、RLDRAMII、QDRII+、QDRII、DDRII コアを含む MIG のデザイン アドバイザリ

MIG UltraScale に関してよく寄せられる質問 (FAQ)
 
(ザイリンクス アンサー 59625) MIG UltraScale - デザイン メソドロジ チェックリスト
 
MIG I/O ピン配置手順 - 『Vivado Design Suite ユーザー ガイド : I/O およびクロック プランニング』 (UG899) > 「UltraScale デバイスのメモリ IP の I/O プランニング」
MIG クロッキング ガイドライン - 『LogiCORE IP UltraScale アーキテクチャ FPGA メモリ インターフェイス ソリューション製品ガイド』 (PG150) > メモリ インターフェイス タイプ > 「コアを使用するデザイン」 > 「クロッキング」
メモリ インターフェイス PCB ガイドライン - 『UltraScale アーキテクチャ PCB デザイン ユーザー ガイド』 (UG583)
メモリ インターフェイス ピン規則 - (PG150) > メモリ インターフェイス タイプ > 「コアを使用するデザイン」 > 「ピンおよびバンクの規則」
複数のメモリ インターフェイス IP の使用 - (PG150) > 「複数の IP コア」
2015.1 への MIG IP のアップグレード - (PG150) > 「付録」 > 「移行およびアップグレード」

2015.1 以前に関してよく寄せられる質問 (FAQ)
 
(ザイリンクス アンサー 62442) MIG UltraScale - MIG ピン プランニングが 2015.1 で I/O ピン プランナーに統合されるまでの、カスタム ピン配置を使用した MIG IP の自動生成方法
(ザイリンクス アンサー 61075) MIG UltraScale - 1 つのデザイン内に複数の MIG インターフェイスを作成するための推奨フロー
(ザイリンクス アンサー 61304) MIG UltraScale - クロッキング ガイドラインおよび要件

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51287 ザイリンクス MIG ソリューション センター - 主な問題およびよく寄せられる質問 (FAQ) N/A N/A
AR# 62920
日付 04/30/2015
ステータス アクティブ
種類 一般
デバイス
IP