問題が発生したバージョン: DDR4 v6.1、DDR3 v6.1
修正バージョン: DDR4 の場合は (Xilinx Answer 69035)、DDR3 の場合は (Xilinx Answer 69036) を参照
DDR4 x16 および DDR3/DDR4 マルチランク コンフィギュレーションのみの MIG UltraScale DDR3/DDR4 コントローラーの既知の問題のため、tCCD (tCCD_L と tCCD_S を含む) および tRTW の違反が発生する可能性があります。
その他のシングル ランク、または DDR4 x4 および x8 のコンフィギュレーション、または <1333Mbps で実行している x16 インターフェイスは、この問題の影響は受けません。
これらの違反はビヘイビアー シミュレーションで見られ、ハードウェアでデータ エラーになる可能性があり、無視することはできません。
この問題を解決するには、添付されている緊急パッチをインストールする必要があります。
このパッチをインストールするには、AR62930_MIG_UltraScale_v6_1_preliminary_rev1.zip を 2014.4 のインストール ディレクトリ (C:\Xilinx\Vivado\2014.4\ など) に抽出し、Vivado 2014.4 を開いて、MIG UltraScale IP のすべてを再生成します。
注記: この緊急パッチは、Vivado 2014.4 および MIG UltraScale v6.1 IP に対してのみ互換性があります。
改訂履歴
2014/12/16 - 初版
| タイトル | サイズ | ファイルタイプ |
|---|---|---|
| AR62930_MIG_UltraScale_v6_1_preliminary_rev1.zip | 1 MB | ZIP |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 69036 | UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 | N/A | N/A |
| 69035 | UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 | N/A | N/A |
| AR# 62930 | |
|---|---|
| 日付 | 01/11/2018 |
| ステータス | アクティブ |
| 種類 | 既知の問題 |
| デバイス | |
| ツール | |
| IP | |