UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 63178

MIG 7 Series - DDR3 - 2:1 コントローラーでシミュレーションしているとアドレス/コマンド バスにグリッチが見られる

説明

問題の発生したバージョン : MIG 7 Series v2.3
修正バージョン : (ザイリンクス アンサー 54025) を参照


2:1 コントローラーをシミュレートすると、ddr3_reset_n が High になる前に、アドレスおよびコマンドのバスに X のグリッチが見られることがあります。

この問題は 2:1 モードだけに起きるもので、動揺の設定の 4:1 コアには発生しません。

migxxx.PNG



migxxxx.PNG






ソリューション

これらのグリッチは DDR3 仕様に違反していないため、無視しても問題はありません。

電力を供給します (RESET# は 0.2 x VDD 未満に維持するようにしてください。ほかのすべえての入力は未定義になる可能性があります )。

RESET# は安定した電力を供給しながら最低 200us に維持する必要があります。
 

改訂履歴
2014/01/19 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 63178
日付 02/03/2015
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加