AR# 63240

MIG UltraScale DDR4/DDR3 - PHY のみの資料 - PG150 の per_rd_done (定期読み出し) および rmw_rd_done (RMW) に関して rdDataEn の記述が間違っている

説明

問題の発生したバージョン : MIG v6.1

修正バージョン : (Xilinx Answer 58435) を参照

PG150 の「DDR3/DDR4」→「Designing with the Core」→「Protocol Description」→「PHY Only Interface」には、MIG UltraScale DDR4/3 PHY の rdDataEn 信号に関して、次のような記述があります。

読み出しデータ有効。rdData、rdDataAddr、per_rd_done、および rmw_rd_done 信号が有効であることを示すため、完了した読み出し操作それぞれに対し、1 システム クロック サイクル間、この信号がアサートします。

これらの信号は rdDataEn がアサートしている場合にのみ有効です。rdData は、rdDataEn がアサートするときに使用する必要があり、そうでない場合はデータが失われます。アクティブ High。

この説明に、per_rd_done および rmw_rd_done は含まれるべきではありません。この 2 つは rdDataEn とは別にアサートするからです。

ソリューション

PHY 出力をそれぞれ管理するためだけに特化したカスタム コントローラーの使用方法は次のようになります。 

  1. rdDataEn は有効なデータ (rdData および rdDataAddr) を返します。 

  2. per_rd_done は読み出しを返します。
    これは定期的に調整するために使用されるので、標準の読み出しトラフィックとは区別する必要があります。

  3. rmw_rd_done は RMW シーケンスを返します。これも標準の読み出しトラフィックとは区別する必要があります。


RTL はこの動作と同じになります。

PG150 は、この RTL、およびこのアンサーで説明されている動作と一致させるために、v7.0 のリリースでアップデートされています。

改訂履歴

2015/01/07 - 初版

AR# 63240
日付 07/13/2016
ステータス アクティブ
種類 既知の問題
デバイス
IP