AR# 63462

• ランクは、コンポーネントおよびほとんどの DIMM の場合は 1 および 2、クワッド ランク RDIMM の場合は 4 に制限されます。
• CA ミラーは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
  注記: CA ミラーは、デュアル ランク DIMM およびクワッド ランク LRDIMM の場合にしかイネーブルにできません。
• データ マスクは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
  注記: データ マスクは、x4 デバイスの場合はイネーブルにできません。
• 行幅は 12、13、14、15、または 16 に制限されます。
• 列幅は 10、11、または 12 に制限されます。
• バンク幅は 3 に制限されます。
• CS 幅は、コンポーネントおよびほとんどの DIMM の場合は 1 および 2、クワッド ランク RDIMM の場合は 4 に制限されます。
• CKE 幅は 1 および 2 に制限されます。
• ODT 幅は 1 および 2 に制限されます。
• CK 幅は 1 および 2 に制限されます。
• メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
  注記: この値は情報目的のみであるため、IP では使用されません。
• 記憶密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
  注記: この値は情報目的のみであるため、IP では使用されません。
• 部品密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
  注記: この値は情報目的のみであるため、IP では使用されません。
• メモリ デバイス幅は、コンポーネントの場合は 4、8、または 16、DIMM の場合は 64 または 72 に制限されます。
• メモリ コンポーネント幅は 4、8、および 16 に制限されます。
• ストローブごとのデータ ビットは 4 および 8 に制限されます。
• I/O 電圧は 1.35V および 1.5V に制限されます。
  注記: 1.35V (DDR3L デバイス) の場合にサポートされる最大データ レートは、『UltraScale DC および AC スイッチング特性データシート』を参照してください。
• データ幅は 8、16、24、32、40、48、56、64、72、80 に制限されます。
  注記: 最大 9 コンポーネントまでしか使用できません。
• 最小周期の範囲は 938 ～ 2500 ps です。
• 最大周期は 3300 ps までに制限されます。
  
• tCKE は 5000 ～ 20000 ps に制限されます。
• tFAW は 25000 ～ 55000 ps に制限されます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
• tMRD は 4 tck に制限されます。
• tRAS は 33000 ～ 37500 ps に制限されます。
• tRCD は 10000 ～ 15000 ps に制限されます。
• tREFI は 3900000 ～ 7800000 ps に制限されます。
• tRFC は 90000 ～ 350000 ps に制限されます。
• tRP は 10000 ～ 15000 ps に制限されます。
• tRRD は 5000 ～ 20000 ps に制限されます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
• tRTP は 7500 ～ 20000 ps に制限されます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
• tWR は 15000 ps に制限されます。
• tWTR は 7500 ～ 20000 ps に制限されます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  
• tXPR は 100 ～ 360 ns に制限されます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  
• tZQCS は 60 ～ 212 ns に制限されます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  
• tZQINIT は 480 ～ 1690 ns に制限されます。
  
• CAS レイテンシは 5 ～ 14 に制限されますが、特定の値はメモリ ベンダーのデータシートから入手できます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
• CAS 書き込みレイテンシは 5 ～ 10 に制限されますが、特定の値はメモリ ベンダーのデータシートから入手できます。
  注記: この値は、周波数によって異なる範囲になることがよくあります。
  ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
• バースト長は 8 に制限されます。
• RTT (公称) - ODT は RZQ/6 に制限されます。
  注記: 2016.4 よりサンプル CSV でこのパラメーターが削除されています。スロットおよびランクの選択に基づき IP が自動的にこの値を定義するようになっています。

• データ マスクは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
• 行幅は 19、20、および 21 に制限されます。
• バンク幅は 4 に制限されます。
• CS 幅は 1 に制限されます。
• CK 幅は 1 に制限されます。
• メモリ スピード グレードは 083E、083F、093、093E、107、107E、125、125E、および 125F に制限されます。
  
• 記憶密度は 576 Mb および 1.125 Gb に制限されます。
• メモリ デバイス幅は 18 および 36 に制限されます。
• ストローブごとのデータ ビットは 9 に制限されます。
• I/O 電圧は 1.2V に制限されます。
• データ幅は、x18 デバイスの場合は 18 または 36、x36 デバイスの場合は 36 または 72 に制限されます。
• 最小周期の範囲は 833 ～ 1250 ps です。
  
• 最大周期は 3333 ps に制限されます。
  
• バースト長は 2、4、および 8 に制限されます。
  注記: バースト長 8 は x36 パーツを使用する場合は有効ではありません。

• メモリ読み出しレイテンシは 2.0 および 2.5 に制限されます。
  
• バースト長は 2 および 4 に制限されます。
  注記: 最大周期はバースト長に基づいて制限されます。
  詳細は、『UltraScale DC および AC スイッチング特性データシート』を参照してください。
• アドレス幅は 17 ～ 25 に制限されます。
• メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
  注記: この値は情報目的のみであるため、IP では使用されません。
• 記憶密度は 144 Mb までに制限されます。
  注記: 密度はアドレス幅と同じである必要があります。
  注記: この値は情報目的のみであるため、IP では使用されません。
  
• メモリ デバイス幅は 18 および 36 に制限されます。
• ストローブごとのデータ ビットは 18 および 36 に制限されます。
• I/O 電圧は 1.5V にのみ制限されます。
• データ幅は、x18 デバイスの場合は 18 または 36、x36 デバイスの場合は 36 に制限されます。
• 最小周期の範囲は 1580 ～ 3000 ps です。
  
• 最大周期は 8400 ps に制限されます。
  
• 注記: サポートされるのは Cypress パーツのみです。
• カスケード データ幅は BL2 パーツでサポートされていません。
• BL2 x18 パーツでサポートされているのは、18 ビット データ幅のみです。
• BL2 x36 パーツでサポートされているのは、36 ビット データ幅のみです。

QDRIV パーツの有効な範囲と制限は、次のとおりです。

• パフォーマンス タイプは XP または HP に制限されます。
  注記: 最大周期はパフォーマンス タイプに基づいて制限されます。詳細は、『UltraScale DC および AC スイッチング特性データシート』を参照してください。
• メモリ読み出しレイテンシは、XP パーツの場合は 8、HP パーツの場合は 5 に制限されます。
• メモリ書き込みレイテンシは、XP パーツの場合は 5、HP パーツの場合は 3 に制限されます。
  
• バースト長は 2 に制限されます。
• アドレス幅は 20 ～ 23 に制限されます。
• メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
  注記: この値は情報目的のみであるため、IP では使用されません。
• 記憶密度は 288 Mb までに制限されます。
  注記: 密度はアドレス幅と同じである必要があります。
  注記: この値は情報目的のみであるため、IP では使用されません。
  
• メモリ デバイス幅は 18 および 36 に制限されます。
• ストローブごとのデータ ビットは 9 に制限されます。
  注記: このパラメーターは、デザイン コンフィギュレーションにかかわらず常に 9 に設定されます。
• dk ごとのデータ ビットは、x18 デバイスの場合は 9、x36 デバイスの場合は 18 に制限されます。
  
• I/O 電圧は 1.2 V にのみ制限されます。
• データ幅は、x18 デバイスの場合は 18、x36 デバイスの場合は 36 に制限されます。
• 最小周期の範囲は 938 ～ 3333 ps です。
  
• 最大周期は 3333 ps までに制限されます。
  
• 注記: サポートされるのは Cypress パーツのみです。

LPDDR3 パーツの有効な範囲と制限は、次のとおりです。