AR# 63462

UltraScale/UltraScale+ Memory IP - カスタム パーツを作成するためのサンプル CSV データ ファイル

説明

このアンサーには、カスタム メモリ パーツを作成するために MIG UltraScale のカスタマイズ GUI にインポート可能なサンプル CSV ファイルが添付されています。

ソリューション

CSV ファイルをインポートした後、使用するカスタム メモリ パーツを MIG GUI のドロップダウン リストから選択する必要があります。

すべてのメモリ パラメーター値 (CL、CWL、Min/Max Period) および単位 (ps、ns など) が有効で正しく入力されていることを確認する必要があります。

値が間違っていると、ドロップダウン リストにパーツが表示されなかったり、無効またはサポートされていないコンフィギュレーションの実行結果としてハードウェア エラーが発生したりすることがあります。

たとえば、[Part Type] に使用できるのは、Components、UDIMMs、RDIMMs、SODIMMs、LRDIMMs だけです。

すべての DRAM タイミング パラメーター値に正しい単位と構文が含まれるようにしてください。添付の *.csv ファイルを参照してください。

DDR4 パーツの有効な範囲と制限は、次のとおりです。

  • ランクは、LRDIMM の場合は 2 または 4、その他のデバイスの場合は 1 または 2 に制限されます。
  • スタック高は、RIDIMM、LRDIMM、Components の場合は 1、2、または 4、その他のデバイスの場合は 1 に制限されます。
    注記: このパラメーターは 3DS パーツにのみ使用され、3DS パーツ以外では 1 に設定する必要があります。
  • CA ミラーは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
    注記: CA ミラーは、デュアル ランク DIMM およびクワッド ランク LRDIMM の場合にしかイネーブルにできません。
  • データ マスクは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
    注記: データ マスクは、x4 デバイスの場合はイネーブルにできません。
  • アドレス幅は、x8/x16 デバイスの場合は 17、x4 デバイス デバイスの場合は 17 または 18 に制限されます。
  • 行幅は 14、15、16、17、または 18 に制限されます。
  • 列幅は 10 に制限されます。
  • バンク幅は 2 に制限されます。Micron パーツでは、「Bank address in a bank group (バンク グループのバンク アドレス)」としてリストされます。
  • バンク グループ幅は x16 デバイスの場合は 1、x4/x8 デバイス デバイスの場合は 2 に制限されます。Micron パーツでは、「Bank group address (バンク グループ アドレス)」としてリストされます。
  • CS 幅は、コンポーネントおよび DIMM の場合は 1 または 2、LRDIMM の場合は 2 または 4 に制限されます。
  • CKE 幅は 1 および 2 に制限されます。
  • ODT 幅は 1 および 2 に制限されます。
  • CK 幅は 1 および 2 に制限されます。
  • メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • 記憶密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • 部品密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • メモリ デバイス幅は、コンポーネントの場合は 4、8、または 16、DIMM の場合は 64 または 72 に制限されます。
  • メモリ コンポーネント幅は 4、8、および 16 に制限されます。
  • ストローブごとのデータ ビットは 4 および 8 に制限されます。
  • I/O 電圧は 1.2V に制限されます。
  • データ幅は 8、16、24、32、40、48、56、64、72、80 に制限されます。 
    注記: 最大 9 コンポーネントまでしか使用できません。
  • 最小周期の範囲は 750 ps ~ 1600 ps です。
  • 最大周期は 1600 ps に制限されます。
  • tCKE は 5000 ps に制限されます。
  • tFAW は 10000 ~ 35000 ps に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tFAW_dllr は 16 tck に制限されます。
    注記: このパラメーターは 3DS パーツにのみ使用され、3DS パーツ以外では 0 に設定する必要があります。
  • tMRD は 8 ~ 10 tck に制限されます。
  • tRAS は 32000 ~ 35000 ps に制限されます。
  • tRCD は 12500 ~ 15000 ps に制限されます。
  • tREFI は 3900000 ~ 7800000 ps に制限されます。
  • tRFC は 90000 ~ 550000 ps に制限されます。
  • tRFC_dlr は 90000 ~ 120000 ps に制限されます。
    注記: このパラメーターは 3DS パーツにのみ使用され、3DS パーツ以外では 0 に設定する必要があります。
  • tRP は 12500 ~ 15000 ps に制限されます。
  • tRRD_S は 2500 ~ 6000 ps に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tRRD_L は 4900 ~ 7500 ps に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tRRD_dlr は 4 tck に制限されます。
    注記: このパラメーターは 3DS パーツにのみ使用され、3DS パーツ以外では 0 に設定する必要があります。
  • tRTP は 7500 ps に制限されます。
  • tWR は 15000 ps に制限されます。
  • tWTR_S は 2500 ps に制限されます。
  • tWTR_L は 7500 ps に制限されます。
  • tXPR は 100-560ns に制限されます。
    注記:
    この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tZQCS は 128 tck に制限されます。
  • tZQINIT は 1024 tck に制限されます。
  • tCCD_3ds は 4 ~ 5 tck に制限されます。
    注記: このパラメーターは 3DS パーツにのみ使用され、3DS パーツ以外では 0 に設定する必要があります。
  • CAS レイテンシは 9 ~ 24 に制限されますが、特定の値はメモリ ベンダーのデータシートから入手できます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • CAS 書き込みレイテンシの範囲は 9 ~ 20 ですが、特定の値はメモリ ベンダーのデータシートから入手できます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • バースト長は 8 に制限されます。
  • RTT (公称) - ODT は RZQ/6 に制限されます。
    注記: 2016.4 よりサンプル CSV でこのパラメーターが削除されています。スロットおよびランクの選択に基づき IP が自動的にこの値を定義するようになっています。

DDR3 パーツの有効な範囲と制限は、次のとおりです。

  • ランクは、コンポーネントおよびほとんどの DIMM の場合は 1 および 2、クワッド ランク RDIMM の場合は 4 に制限されます。
  • CA ミラーは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
    注記: CA ミラーは、デュアル ランク DIMM およびクワッド ランク LRDIMM の場合にしかイネーブルにできません。
  • データ マスクは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
    注記: データ マスクは、x4 デバイスの場合はイネーブルにできません。
  • 行幅は 12、13、14、15、または 16 に制限されます。
  • 列幅は 10、11、または 12 に制限されます。
  • バンク幅は 3 に制限されます。
  • CS 幅は、コンポーネントおよびほとんどの DIMM の場合は 1 および 2、クワッド ランク RDIMM の場合は 4 に制限されます。
  • CKE 幅は 1 および 2 に制限されます。
  • ODT 幅は 1 および 2 に制限されます。
  • CK 幅は 1 および 2 に制限されます。
  • メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • 記憶密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • 部品密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • メモリ デバイス幅は、コンポーネントの場合は 4、8、または 16、DIMM の場合は 64 または 72 に制限されます。
  • メモリ コンポーネント幅は 4、8、および 16 に制限されます。
  • ストローブごとのデータ ビットは 4 および 8 に制限されます。
  • I/O 電圧は 1.35V および 1.5V に制限されます。
    注記: 1.35V (DDR3L デバイス) の場合にサポートされる最大データ レートは、『UltraScale DC および AC スイッチング特性データシート』を参照してください。
  • データ幅は 8、16、24、32、40、48、56、64、72、80 に制限されます。
    注記: 最大 9 コンポーネントまでしか使用できません。
  • 最小周期の範囲は 938 ~ 2500 ps です。
  • 最大周期は 3300 ps までに制限されます。
  • tCKE は 5000 ~ 20000 ps に制限されます。
  • tFAW は 25000 ~ 55000 ps に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tMRD は 4 tck に制限されます。
  • tRAS は 33000 ~ 37500 ps に制限されます。
  • tRCD は 10000 ~ 15000 ps に制限されます。
  • tREFI は 3900000 ~ 7800000 ps に制限されます。
  • tRFC は 90000 ~ 350000 ps に制限されます。
  • tRP は 10000 ~ 15000 ps に制限されます。
  • tRRD は 5000 ~ 20000 ps に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tRTP は 7500 ~ 20000 ps に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tWR は 15000 ps に制限されます。
  • tWTR は 7500 ~ 20000 ps に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tXPR は 100 ~ 360 ns に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tZQCS は 60 ~ 212 ns に制限されます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • tZQINIT は 480 ~ 1690 ns に制限されます。
  • CAS レイテンシは 5 ~ 14 に制限されますが、特定の値はメモリ ベンダーのデータシートから入手できます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • CAS 書き込みレイテンシは 5 ~ 10 に制限されますが、特定の値はメモリ ベンダーのデータシートから入手できます。
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • バースト長は 8 に制限されます。
  • RTT (公称) - ODT は RZQ/6 に制限されます。
    注記: 2016.4 よりサンプル CSV でこのパラメーターが削除されています。スロットおよびランクの選択に基づき IP が自動的にこの値を定義するようになっています。

RLDRAM3 パーツの有効な範囲と制限は、次のとおりです。

  • データ マスクは、ディスエーブルの場合は 0、イネーブルの場合は 1 に制限されます。
  • 行幅は 19、20、および 21 に制限されます。
  • バンク幅は 4 に制限されます。
  • CS 幅は 1 に制限されます。
  • CK 幅は 1 に制限されます。
  • メモリ スピード グレードは 083E、083F、093、093E、107、107E、125、125E、および 125F に制限されます。
  • 記憶密度は 576 Mb および 1.125 Gb に制限されます。
  • メモリ デバイス幅は 18 および 36 に制限されます。
  • ストローブごとのデータ ビットは 9 に制限されます。
  • I/O 電圧は 1.2V に制限されます。
  • データ幅は、x18 デバイスの場合は 18 または 36、x36 デバイスの場合は 36 または 72 に制限されます。
  • 最小周期の範囲は 833 ~ 1250 ps です。
  • 最大周期は 3333 ps に制限されます。
  • バースト長は 2、4、および 8 に制限されます。
    注記: バースト長 8 は x36 パーツを使用する場合は有効ではありません。

QDRII+ パーツの有効な範囲と制限は、次のとおりです。

  • メモリ読み出しレイテンシは 2.0 および 2.5 に制限されます。
  • バースト長は 2 および 4 に制限されます。
    注記: 最大周期はバースト長に基づいて制限されます。
    詳細は、『UltraScale DC および AC スイッチング特性データシート』を参照してください。
  • アドレス幅は 17 ~ 25 に制限されます。
  • メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記:
    この値は情報目的のみであるため、IP では使用されません。
  • 記憶密度は 144 Mb までに制限されます。
    注記: 密度はアドレス幅と同じである必要があります。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • メモリ デバイス幅は 18 および 36 に制限されます。
  • ストローブごとのデータ ビットは 18 および 36 に制限されます。
  • I/O 電圧は 1.5V にのみ制限されます。
  • データ幅は、x18 デバイスの場合は 18 または 36、x36 デバイスの場合は 36 に制限されます。
  • 最小周期の範囲は 1580 ~ 3000 ps です。
  • 最大周期は 8400 ps に制限されます。
  • 注記: サポートされるのは Cypress パーツのみです。
    • カスケード データ幅は BL2 パーツでサポートされていません。
    • BL2 x18 パーツでサポートされているのは、18 ビット データ幅のみです。
    • BL2 x36 パーツでサポートされているのは、36 ビット データ幅のみです。

QDRIV パーツの有効な範囲と制限は、次のとおりです。

  • パフォーマンス タイプは XP または HP に制限されます。
    注記: 最大周期はパフォーマンス タイプに基づいて制限されます。詳細は、『UltraScale DC および AC スイッチング特性データシート』を参照してください。
  • メモリ読み出しレイテンシは、XP パーツの場合は 8、HP パーツの場合は 5 に制限されます。
  • メモリ書き込みレイテンシは、XP パーツの場合は 5、HP パーツの場合は 3 に制限されます。
  • バースト長は 2 に制限されます。
  • アドレス幅は 20 ~ 23 に制限されます。
  • メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記:
    この値は情報目的のみであるため、IP では使用されません。
  • 記憶密度は 288 Mb までに制限されます。
    注記: 密度はアドレス幅と同じである必要があります。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • メモリ デバイス幅は 18 および 36 に制限されます。
  • ストローブごとのデータ ビットは 9 に制限されます。
    注記: このパラメーターは、デザイン コンフィギュレーションにかかわらず常に 9 に設定されます。
  • dk ごとのデータ ビットは、x18 デバイスの場合は 9、x36 デバイスの場合は 18 に制限されます。
  • I/O 電圧は 1.2 V にのみ制限されます。
  • データ幅は、x18 デバイスの場合は 18、x36 デバイスの場合は 36 に制限されます。
  • 最小周期の範囲は 938 ~ 3333 ps です。
  • 最大周期は 3333 ps までに制限されます。
  • 注記: サポートされるのは Cypress パーツのみです。

LPDDR3 パーツの有効な範囲と制限は、次のとおりです。

  • パーツ タイプはコンポーネントに制限されます。
  • cs 幅が 1 の場合、ランクは 1 に制限されます。
    注記: ランクは 2017.2 で削除されており、必要ありません。
  • データ マスクは 1 に制限されます。
  • アドレス幅は 10 に制限されます。
  • 行幅は 13、14、および 15 に制限されます。
  • 列幅は、x16 デバイスの場合は 10 または 11、x32 デバイスの場合は 9 または 10 に制限されます。
  • バンク幅は 3 に制限されます。
  • CS 幅は 1 に制限されます。
    注記: CS 幅は 2017.2 で削除されており、必要ありません。
  • CKE 幅は 1 に制限されます。
  • ODT 幅は 1 に制限されます。
  • CK 幅は 1 に制限されます。
  • メモリ スピード グレードは、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • 記憶密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • 部品密度は、メモリ ベンダーのデータシートで定義されている値に制限されます。
    注記: この値は情報目的のみであるため、IP では使用されません。
  • メモリ デバイス幅は 16 または 32 に制限されます。
  • メモリ コンポーネント幅は 16 または 32 に制限されます。
    注記: メモリ コンポーネント幅は 2017.2 で削除されており、必要ありません。
  • ストローブごとのデータ ビットは 8 に制限されます。
  • I/O 電圧は 1.2V に制限されます。
  • データ幅は、x16 デバイスの場合は 16、x32 デバイスの場合は 32 に制限されます。
    注記: 最大 1 コンポーネントまでしか使用できません。
  • 最小周期の範囲は 938 ~ 1250 ps です。
  • 最大周期は 6000 ps までに制限されます。
  • tCKE は 7500 ps に制限されます。
  • tFAW は 50000 ps に制限されます。
  • tRAS は 42000 ps に制限されます。
  • tRCD は 15000 ~ 24000 ps に制限されます。
  • tREFI は、1 Gb コンポーネントの場合は 7800000 ps、2 Gb、4 Gb、および 8 Gb コンポーネントの場合は 3900000 ps に制限されます。
  • tREFIPB は、1 Gb コンポーネントの場合は 975000 ps、2 Gb、4 Gb、および 8 Gb コンポーネントの場合は 487500 ps に制限されます。
  • tRFC は、1 Gb、2 Gb、および 4 Gb コンポーネントの場合は 13000 ps、8 Gb コンポーネントの場合は 21000 ps に制限されます。
  • tRFCAB は、1 Gb、2 Gb、および 4 Gb コンポーネントの場合は 13000 ps、8 Gb コンポーネントの場合は 21000 ps に制限されます。
  • tRFCPB は、1 Gb、2 Gb、および 4 Gb コンポーネントの場合は 60000 ps、8 Gb コンポーネントの場合は 90000 ps に制限されます。
  • tRP は 15000 ~ 24000 ps に制限されます。
  • tRPPAB は 18000 ~ 27000 ps に制限されます。
  • tRPPB は 15000 ~ 24000 ps に制限されます。
  • tRRD は 10000 ps に制限されます。
  • tRTP は 7500 ps に制限されます。
  • tWR は 15000 ps に制限されます。
  • tWTR は 7500 ps に制限されます。
    CAS レイテンシは 6、8、9、10、11、および 12 に制限されますが、特定の値はメモリ ベンダーのデータシートから入手できます。  
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • CAS 書き込みレイテンシは 3、4、5、および 6 に制限されますが、特定の値はメモリ ベンダーのデータシートから入手できます。  
    注記: この値は、周波数によって異なる範囲になることがよくあります。
    ターゲット メモリ インターフェイス レートに基づいてこの値が正しく入力されるようにしてください。
  • バースト長は 8 に制限されます。

注記 1: 別の OS 言語タイプを使用すると、意図しない文字が CSV ファイルに挿入されてしまい、カスタム パーツが MIG パーツ リストにインポートされないことがあります。

注記 2: 生成された RTL で値を検証する場合には、RTL の単位がクロック サイクル (tck) であることに注意してください。

改訂履歴

{1292015/}05/27
2019/05/173DS LRDIMM を表示するように DDR4 のセクションをアップデート
2018/10/19最新の Vivado バージョンのサポートを表示するようにサンプル CSV ファイルをアップデート
2017/09/05最新ルール セットに基づいてガイダンスをアップデート
2017/08/24
メモリ スピード グレードは 300 ~ 633 MHz に制限
2017/05/23
2017.2 用にアップデート、LPDDR3 カスタム CSV の例を追加
2017/03/202017.1 用にアップデート、LPDDR3 を追加、CSV の例と同じ順序で表示されるようにパラメーターを整理、DDR3/4 の場合の tFAW、tRRD、tWTR_S/L、tXPR、tRTP、tZQCS、tZQINT、CAS レイテンシ、CWL に対して注記を追加
2016/12/232016.4 用にアップデート
2016/03/012015.4 および 2016.1 用にアップデート
2015/08/132015.3 用にアップデート
2015/05/29その他の例を含めるために CSV ファイルをアップデート
2015/05/27

有効な範囲および制限を含めてアップデート

初版

添付ファイル

関連添付ファイル

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 MIG UltraScale - IP Release Notes and Known Issues for Vivado 2014.1 and newer tool versions N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
64071 UltraScale/UltraScale+ Memory IP - カスタム メモリ パーツのシミュレーションでエラーが発生する N/A N/A
AR# 63462
日付 08/23/2019
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール
IP