UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 63542

Vivado パーシャル リコンフィギュレーション - 「CRITICAL WARNING: [Drc 23-20] Rule violation (HDPR-51) Clock Net Rule Violation」というエラー メッセージが表示される

説明

リコンフィギュレーション可能なセルにある 2 つのクロック ポートが、スタティック ロジック内の同じグローバル クロック ドライバーを共有しています。

これが原因で、次のような警告メッセージが表示されます。
 

CRITICAL WARNING: [Drc 23-20] Rule violation (HDPR-51) Clock Net Rule Violation - Reconfigurable cell 'U1' has multiple ports ' clk2 clk1 ' sharing the same clock driver.
The connection is not efficient for clock resource usage and also may cause extra skew in timing evaluation.
It is recommended to use 1 port per clock driver


このメッセージを無視しても問題ありませんか。
 

ソリューション

リコンフィギュレーション可能なセルの 2 つのクロック ポートでスタティック ロジックの同じグローバル クロック ドライバーが共有されると、同じクロック領域にあっても 2 つの別の BUFH がこれら両クロックに使用されます。

2 つのクロックの共通クロック パスが短縮されるため、Clock Pessimism 値が小さくなり、同じクロック領域にある両クロック間のパスに悪影響を及ぼします。

タイミング レポートにタイミング違反がない場合は、この警告メッセージを無視しても問題ありません。
AR# 63542
日付 02/24/2015
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite
このページをブックマークに追加