AR# 63596

UltraScale DDR4/DDR3/RLDRAM3 - 2014.4.1 を使用しているとホールド違反が発生する可能性がある

説明

問題の発生したバージョン: v6.1

修正バージョン: DDR4 の場合は (Xilinx Answer 69035)、DDR3 の場合は (Xilinx Answer 69036)、RLDRAM3 の場合は (Xilinx Answer 69037) を参照

2014.4.1 の新しいスピード ファイルを使用していると、MIG UltraScale デザインでホールド違反が発生します。

エラーは次のコンフィギュレーションで見られます。

DDR3/DDR4 (データ幅 >= 64 ビット) 

  • スピード グレード 1 - 1866 Mbps 以上のデザイン
  • スピード グレード 2 - 2133 Mbps 以上のデザイン

RLDRAM3 (すべてのデータ幅)

  • スピード グレード 1 - 1656 Mbps 以上のデザイン
  • スピード グレード 2 - 1800 Mbps 以上のデザイン

ソリューション

上記のいずれかのコンフィギュレーションを 2014.4.1 で使用し、MIG IP 内で HOLD 違反が発生した場合、phys_opt_desgin を実行するとこの問題を解決できます。

配置後の物理最適化デザイン (phys_opt_design) は、[Implementation] の下にある [Project Settings] で有効にするか、Tcl コマンド phys_opt_design を用いて手動で実行できます。

phys_opt_design の実行後にタイミング エラーが依然として発生する場合は、違反が (Xilinx Answer 63698) で説明されているものと同じかどうかを確認してください。

さらにアシスタントが必要な場合は、サービス リクエストを開いてください。

改訂履歴

2015/03/09 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
63698 UltraScale Kintex FPGA スピード ファイルのデザイン アドバイザリ - ILA コアを使用したときに示されるホールド違反は無視可能 N/A N/A
AR# 63596
日付 12/19/2017
ステータス アクティブ
種類 既知の問題
デバイス
IP