AR# 63689

|

UltraScale/UltraScale+ QDRII+ IP - 読み出しレイテンシ 2.0 (RL2) およびバースト長 2 (BL2) のデザインをシミュレーションすると Cypress メモリ モデルでエラーが発生する

説明

問題の発生したバージョン : v7.0

修正バージョン: (Xilinx Answer 69038) を参照

読み出しレイテンシ 2.0 (RL2) およびバースト長 2 (BL2) が設定されている MIG UltraScale QDRII+ デザインを IES および VCS でシミュレーションすると、Cypress メモリ モデルからデータ不一致エラー メッセージが表示されます。

ソリューション

これは、CY7C2644KV18 および CY7C2542KV18 Cypress メモリ モデルの既知の問題です。

これらのモデルでこの問題を解決するには、Cypress に直接ご連絡ください。

改訂履歴

2015/02/24 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69038 UltraScale/UltraScale+ QDRII+ - リリース ノートおよび既知の問題 N/A N/A
AR# 63689
日付 12/15/2017
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP
People Also Viewed