AR# 63817

7 Series FPGAs Transceivers Wizard Example Design v3.5 - tx|rxoutclk をチェックするクロック供給リソースの使用

説明

RX および TX のスタートアップ FSM は、MMCM のリセットをリリースする前に tx|rxoutclk があることをチェックします。 

これは、tx|rxoutclk から直接クロック供給される pmaresetdone のフリップフロップ 1 つを使用して行われます。

 

IP の生成の理由から、現時点ではこのロジックのクロックに使用するための余分な BUFG があります。

このため、tx|rxoutclk は 2 つの BUFG を駆動します (1 つは MMCM 入力、もう 1 つはチェック ロジックを駆動)。
 
 
この結果、デザインによっては BUFG が足らなくなります。

ソリューション

クロック配線が原因で配線密集に関するエラーがデザインで発生する場合、またはこの追加された BUFG が原因でクロック供給リソースが不足してしまう場合、トランシーバー コアの設定を変更する次の対処方法があります。

 

BUFG の出力 (MMCM の入力を駆動) をスタートアップ FSM に配線し戻してから、*_init モジュールの追加の BUFG は削除したり、またはその逆を実行したりします。

AR# 63817
日付 03/09/2015
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール
IP