UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 63973

2015.1 Vivado シミュレータ - VHDL の natural ポートから Verilog ネットへの接続がサポートされない

説明

混合言語デザインの場合、下位レベルの VHDL の natural ポートが最上位の Verilog ネットに接続されると、次のようなエラー メッセージが表示されます。

[VRFC 10-717] formal port dout of type natural does not match with actual type wire

ソリューション

現時点では、この使用例は Vivado シミュレータでサポートされていません。

これは、今後のリリースで修正される予定です。
AR# 63973
日付 04/30/2015
ステータス アクティブ
種類 既知の問題
ツール
  • Vivado Design Suite - 2015.1
このページをブックマークに追加