UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 63996

Vivado シミュレーション フロー - シミュレータ言語オプションについて

説明

Vivado のプロジェクト設定で、[Target Language] および [Simulator Language] という 2 つの言語設定があります。

この 2 つの設定の違いは何でしょうか。またどのようにシミュレーションに影響するのでしょうか。

ソリューション

ザイリンクス IP には、一般的に、1 言語 (VHDL または Verilog) の合成可能なソースおよびビヘイビアー シミュレーション モデルがあります。 

このため、シミュレータが 1 言語にロックされているタイプのものであれば、ライセンスが付与されている言語のシミュレーションしかできなくなります。

[Target language] は、次を設定するために使用されます。

  • 両方の言語が使用できる場合は、希望の言語で IP コアの合成可能なソース ファイルを出力。
    1 言語しか使用できない場合は、[Target language] の設定を無視し、使用可能な HDL 言語でソースを出力。
  • 希望の言語でインスタンシエーション テンプレートを配布。

[Simulator language] は、次を設定するために使用されます。

  • 希望の言語の IP ビヘイビアー シミュレーション モデルを配布。
  • 希望の言語の IP ビヘイビアー シミュレーション モデルがない場合、IP の DCP から自動的に生成される構造シミュレーション モデルを配布。
注記 : 生成された合成済みチェックポイント (.dcp) がディスエーブルになっている場合、simulator_language プロパティは、言語別のシミュレーション ネットリスト ファイルを配布できません。

IP が両方の言語をサポートする場合、どちらかの言語をシミュレーションに使用でき、simulator_language プロパティを Mixed に設定し、target_language プロパティを使用してシミュレーション モデルを配布することができます。

Vivado シミュレータは混合言語のシミュレータで、VHDL および Verilog の両方のシミュレーション モデルを処理することができます。

ほかのシミュレータを使用していて、1 言語のみのライセンスしかない場合は、そのライセンスに合わせシミュレータ言語を変更します。
 
IP がビヘイビアー モデルを配布しない、または選択されていてライセンスが付与されているシミュレータ言語と一致しない場合、Vivado ツールは、自動的に構造シミュレーション モデル (_funcsim.v または _funcsim.vhdl) を生成します。

simulator_language プロパティによる IP シミュレーション モデルの配布については、(UG900) 『Vivado Design Suite ユーザー ガイド : ロジック シミュレーション』の「シミュレータ言語オプションについて」を参照してください。

AR# 63996
日付 04/08/2015
ステータス アクティブ
種類 一般
ツール 詳細 概略
このページをブックマークに追加