UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64069

UltraScale/UltraScale+ Memory IP - メモリ バイト/バンク プランナーで以前に設定した PROHIBIT ピンが適用されない

説明

問題の発生したバージョン: MIG UltraScale v7.0

修正バージョン: (Xilinx Answer 58435) を参照

I/O ピン プランナー内で I/O ピンに PROHIBIT を設定した後、メモリ バイト/バンク プランナーを開くと、その PROHIBIT ピンの設定が尊重されていません。

たとえば、PROHIBIT をバンク 46 バイト 2 の I/O に設定した場合、メモリ バイト/バンク プランナーはバンク 46 バイト 2 にメモリ バイト グループを配置してしまいます。

メモリ バイト/バンク プランナー内ではエラーは表示されません。

しかし Tcl エラーは出力されます。

ソリューション

この問題が解決するまでは、次の回避策のいずれかで対処する必要があります。

PROHIBIT を含むバイト レーンにメモリ バイト レーンが割り当てられていないことを手動で確認します。

または

メモリ バイト/バンク プランナーを閉じた後、PROHIBIT ロケーションに割り当てられているメモリ ピンを、バイト レーン内の空いている I/O ピンに移動させます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 64069
日付 01/12/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP
このページをブックマークに追加