UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64103

UltraScale GTH/GTY TX/RX PROG DIV ブロックのリセット要件

説明

UltraScale GTH および GTY に、クロック分周用に新しい TX プログラマブル分周ブロック (TX PROG DIV) と RX プログラマブル分周ブロック (RX PROG DIV) があります。

これらのブロックには、専用の非同期リセット信号 TXPROGDIVRESET および RXPROGDIVRESET があります。

これらのリセット信号はいつアサートするのですか。

ソリューション

TXPROGDIVRESET と RXPROGDIVRESET は、これらのブロック専用のリセット信号であり、GTTXRESET と GTRXRESET ではこれらのブロックはリセットされません。

入力クロックに変更や中断があったり、分周値が変更された場合、GTTXRESET または GTRXRESET の全体的なリセットの後に PROG DIV ブロックを専用リセットを使用してリセットする必要があります。

TX 側では、TXOUTCLKSEL が 101 に設定されていて TX_PROGCLK_SEL が 00 に設定されていない場合、GTTXRESET によりトリガーされたリセット シーケンス中に TXOUTCLK がフラットになることはありません。 GTTXRESET によりトリガーされたリセット シーケンス中には TXOUTCLK がフラットになり、ユーザーが TXPROGDIVRESET リセット入力を使用して TXPROGDIV ブロックをリセットする必要があります。

RX 側では、RXPROG DIV ブロックへの入力クロックは CDR から供給されるので、GTRXRESET (CDR もリセット) によりトリガーされたリセット シーケンス中 RXOUTCLk がフラットになります。

RXOUTCLKSEL が 101 に設定されているか RXRECCLKOUT を使用して refclk をチップ外に送信している場合は、GTRXRESET をアサートしたときに、RXPROGDIV ブロックも RXPROGDIVRESET リセット入力を使用してリセットする必要があります。

AR# 64103
日付 03/23/2016
ステータス アクティブ
種類 一般
デバイス
  • Kintex UltraScale
  • Virtex UltraScale
ツール
  • Vivado Design Suite - 2015.1
IP
  • UltraScale FPGA Transceiver Wizard
このページをブックマークに追加