UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64223

Vivado IPI - AXI 1G/2.5G Ethernet Subsystem v7.0 - UltraScale SGMII over LVDS - IPI デザイン用に idelay 制御エレメントを手動で追加する必要がある

説明

BD デザインで AXI Ethernet を SGMII over LVDS モードで使用する場合、idelay 制御エレメントを手動で追加する必要があります。

ソリューション

IPI カタログには idelay 制御エレメントが含まれていないため、ローカル pcore としてこれを追加する必要があります。

次の手順に従って追加してください。

  1.   util_idelay 制御エレメントをローカル pcore として追加します。
  2.   IPI で要求されるとおりにシステムを作成します。
  3.   IPI デザインに idelay エレメントを追加します。
  4.   625MHz クロックを idelay 制御エレメントに接続します。
  5.   proc sys reset をインスタンシエートし、625MHz クロックに同期したリセットを生成して、これを idelay 制御リセット入力に接続します。
  6.   idelay 制御エレメントの rdy 出力ポートを AXI Ethernet の idelay_rdy_in 入力ポートに接続します。
 
以前のコア バージョンについては、追加手順が必要になります。

(ザイリンクス アンサー 64142) を参照してください。

この問題は、7.0 で修正されています。
AR# 64223
日付 04/30/2015
ステータス アクティブ
種類 一般
デバイス
  • Kintex UltraScale
  • Virtex UltraScale
ツール
  • Vivado Design Suite - 2015.1
IP
  • AXI Ethernet
このページをブックマークに追加