UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 6446

8.1i Timing/Constraint - 演算で OFFSET OUT/BEFORE にクロック周期が使用されない

説明

キーワード : register, nothing, 5489, 2.1i, 3.1i, 4.1i, 5.1i, 6.1i, 7.1i, period, calculation, offset, before, out, レジスタ, 周期, 計算, オフセット

パスに OFFSET OUT/BEFORE 制約を設定しましたが、Timing Analyzer/TRACE でレポートされた値が (Xilinx Answer 5489) の等式で計算した値と一致しません。 これはなぜですか。

ソリューション

OFFSET OUT/BEFORE 制約では、出力レジスタから何も出力されない場合に、必要なクロック周期が使用されません。 この問題は、レジスタが定数を出力し、レジスタのクリアにリセットが使用される場合に発生します (ONE SHOT ともいう)。 レジスタに関連したデータ パス (周期を含む) がないため、ツールは周期を見つけることができず、出力オフセットが不正に計算されます。

この問題を回避する方法としては、リセットからの CLK のセットアップ チェックでパス トレースを有効にする方法があります。この場合は、次のように PCF ファイルに追加します。

ENABLE=reg_sr_q;

この問題は、将来のソフトウェア リリースで修正される予定です。
AR# 6446
作成日 08/21/2007
最終更新日 01/18/2010
ステータス アーカイブ
タイプ 一般