UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64474

SRIO Gen2 v3.2 : soft_reset が GND に接続されている

説明

最上位ファイルの srio_gt_wrapper で、soft_reset_in 信号がグランドに接続されています。

ソリューション

次の RTL を使用すると、この問題を回避でできます。

// below code synchronizes the gt_pcs_rst to drp_clk which is used by the RX/TX Reset FSM
reg [3:0] soft_reset_in_sync_srl;
wire soft_reset_in_sync;
//--------------------------------------------------
always @(posedge drpclk or posedge gt_pcs_rst) begin
if (gt_pcs_rst) begin
soft_reset_in_sync_srl <= 4'b1111;
end else begin
soft_reset_in_sync_srl <= {soft_reset_in_sync_srl[2:0], 1'b0};
end
end
//--------------------------------------------------
assign soft_reset_in_sync = soft_reset_in_sync_srl[3];

また、次のコードの行をアップデートする必要もあります。

.soft_reset_in(soft_reset_in_sync), // earlier it was connected to gnd


同様のアップデートが、v3.3 バージョンのコアの最上位ラッパーに存在します。

AR は、Kintex-7、Virtex-7、Virtex-7 GTH、および Artix-7 GTP デバイスをターゲットにしています。

UltraScale デバイスにはこのアップデートは必要ありません。
AR# 64474
日付 06/12/2015
ステータス アクティブ
種類 一般
IP
  • Serial RapidIO
このページをブックマークに追加