問題の発生したバージョン: DDR4 v7.1、DDR3 v7.1
修正バージョン: DDR4 の場合は(Xilinx Answer 69035) を参照、DDR3 の場合は (Xilinx Answer 69036) を参照してください。
製品ガイドでは、メモリ コントローラーの順番に ROW_COLUMN_BANK が推奨されています。
ただし、これを使用すると、UltraScale の MIG コントローラーに変更があったので、AXI インターフェイスのパフォーマンスが落ちてしまいます。
AXI インターフェイスの効率を改善するには、AUTO_AP_COL_A3 パラメーターは次のファイルの RTL で ON に設定する必要があります。
選択したメモリ タイプに合ったファイルをアップデートする必要があります。
改訂履歴
2015/06/25 - 初版
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
69036 | UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 | N/A | N/A |
69035 | UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 | N/A | N/A |
AR# 64615 | |
---|---|
日付 | 01/02/2018 |
ステータス | アクティブ |
種類 | 既知の問題 |
デバイス | |
ツール | |
IP |