AR# 64619

2015.1 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーは、Vivado 2015.1 での IP 変更をすべて 1 つにまとめたもので、Vivado Design Suite をインストールする前にすべての IP 変更をここで確認できます。

ソリューション

(c) Copyright 2015 Xilinx, Inc.

All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc.

and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER This disclaimer is not a license and does not grant anyrights to the materials distributed herewith.

Except asotherwise provided in a valid license issued to you byXilinx, and to the maximum extent permitted by applicablelaw: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" ANDWITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIESAND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDINGBUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and(2) Xilinx shall not be liable (whether in contract or tort,including negligence, or under any other theory ofliability) for any loss or damage of any kind or naturerelated to, arising under or in connection with thesematerials, including for any direct, or any indirect,special, incidental, or consequential loss or damage(including loss of data, profits, goodwill, or any type ofloss or damage suffered as a result of any action broughtby a third party) even if such damage or loss wasreasonably foreseeable or Xilinx had been advised of thepossibility of the same.

CRITICAL APPLICATIONSXilinx products are not designed or intended to be fail-safe, or for use in any application requiring fail-safeperformance, such as life-support or safety devices orsystems, Class III medical devices, nuclear facilities,applications related to the deployment of airbags, or anyother applications that could lead to death, personalinjury, or severe property or environmental damage(individually and collectively, "CriticalApplications").

Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.

100G Ethernet (1.5)

* バージョン 1.5

* Simplex TX/RX

* 1588 1 step Ordinary Clk

* デュプレックス用 AXI4 Lite ユーザー インターフェイス

* CAUI-4 モード用シングル レーンを使用した GT RX バッファーのバイパス機能

10G Ethernet MAC (15.0)

* バージョン 15.0

* Vivado IP カタログ内で一貫性を持たせるために製品名を Ten-Gigabit Ethernet MAC から 10G Ethernet MAC for Ethernet に変更

* パイプライン アクセス/並列アクセスが正しく処理されるように AXI4-Lite ロジックをアップデート

* 64 ビット データパス順列のために送信器と受信器の往復レイテンシを大幅に削減

* IEEE802.1ad で定義されるように、スタックド VLAN フレーム (QinQ) のサポートを追加

* フレームに FCS エラーがない場合にのみ RX Length Type Error 統計カウンターが増加するようにアップデート

* 0x600 のタイプ/長さ がタイプとして分類されるように、32 ビット ロジックをアップデート

* 一時停止から回復した後、最初に送信されるフレームが破損するという 32 ビット ロジックのコーナー ケース問題を修正

* オーバーフロー状況の後常にきれいに回復するようにサンプル デザインの FIFO を修正

* 残りのサンプル デザインと一貫するように、サンプル デザイン FIFO で専用クロック ドメイン クロッシング同期モジュールがインスタンシエートされるように変更

* サンプル デザインのトランスミッター FIFO ですべての動作状況下でフル ライン レートのパフォーマンスが達成されるように変更

10G Ethernet PCS/PMA (10GBASE-R/KR) (6.0)

* バージョン 6.0

* Vivado IP カタログ内で一貫性を持たせるために製品名を Ten-Gigabit Ethernet PCS/PMA (10GBASE-R/KR) から 10G Ethernet PCS/PMA (10GBASE-R/KR) for Ethernet に変更

* 10GBASE-KR サポート用に、UltraScale トランシーバーで Async 64/66 Gearbox を使用するように変更

* UltraScale デバイスの場合、Async 64/66 Gearbox の使用によりクロック供給ロジックがイネーブルになり、64 ビット データパス順列を単純化。txusrclk2 はデータ パス ロジックのクロック ソースとして使用されるようになりました。詳細は、製品ガイドを参照してください。

* UltraScale デバイスの場合に、コアで使用されるトランシーバーの基準クロック周波数を選択するオプションを追加

* 64 ビット データパス順列用に UltraScale トランシーバーに対して 64 ビット インターフェイスを使用

* すべての UltraScale デザインでエラスティック バッファーの削除をできるようにするオプションを追加

* より多くの機能をサポートし、クロック周波数にとらわれないようにするため、一部のピンの名前を変更、追加、削除。詳細は、製品ガイドを参照してください。

* 純粋な Verilog シミュレーションができるように少し残っていた VHDL RTL ファイルを Verilog に置き換え

* すべてのコンフィギュレーションに rxrecclk_out ポートを追加

* 10GBASE-KR 順列で、オート ネゴシエーション前にペンディングされている Load XNP Page Data コマンドを XNP データと一緒に送信できる機能を追加

* コアのコンフィギュレーション中に DCLK 周波数を設定できる機能を追加。UltraScale デバイスの場合、DCLK はフリーランニング クロック ソースから送信される必要があります。

* 7 シリーズ デバイスの場合、送信パスを介したレイテンシを txusrclk2 の 2 サイクルずつ増加して、一気に空になる可能性を削減

* UltraScale デバイスの場合、サンプル デザインに共有ロジックを含む順列に qpll0reset 出力ポートを追加。このポートは、GT COMMON の QPLLRESET 入力を駆動するのに使用されます。

* オート ネゴシエーション中の FEC の自動有効機能を追加 (両方のリンク パートナーが FEC 機能を持ち、少なくとも 1 つがリクエストされた FEC 有効化を持つ)

* UltraScale デバイスのすべてのコアに UltraScale GT Wizard Reset Helper Block を使用

* 完全にするため、一部のレジスタにプリセット値とリセットを追加

10G Ethernet Subsystem (3.0)

* バージョン 3.0

* Vivado IP カタログ内で一貫性を持たせるために製品名を AXI 10G Ethernet Subsystem から 10G Ethernet Subsystem for Ethernet に変更

* UltraScale デバイスの場合、Async 64/66 Gearbox の使用によりクロック供給ロジックがイネーブルになり、単純化。txusrclk2 はデータ パス ロジックのクロック ソースとして使用されるようになりました。詳細は、製品ガイドを参照してください。

* UltraScale デバイスの場合に、コアで使用されるトランシーバーの基準クロック周波数を選択するオプションを追加

* 64 ビット データパス置換のために送信器と受信器の往復レイテンシを大幅に削減

* 使用量とレイテンシを下げるためにコアに 10GBASE-R 32 ビット データパス オプションを追加

* レイテンシおよび使用量がさらに下がるように、すべての UltraScale デザインに RX エラスティック バッファーの削除をイネーブルにするオプションを追加

* UltraScale 10GBASE-R 順列に IEEE1588 タイムスタンプ サポートを追加

* IEEE802.1ad で定義されるように、スタックド VLAN フレーム (QinQ) のサポートを追加

* オート ネゴシエーション中の FEC の自動有効機能を追加 (両方のリンク パートナーが FEC 機能を持ち、少なくとも 1 つがリクエストされた FEC 有効化を持つ)

* UltraScale デバイスのすべてのコアに UltraScale GT Wizard Reset Helper Block を使用。コアからの dclk 入力は UltraScale デバイスのフリーランニング クロック ソースに接続する必要があります。

* より多くの機能をサポートし、クロック周波数にとらわれないようにするため、一部のピンの名前を変更、追加、削除。詳細は、製品ガイドを参照してください。

* すべてのコンフィギュレーションに rxrecclk_out ポートを追加

* UltraScale デバイスの場合、サンプル デザインに共有ロジックを含む順列に qpll0reset 出力ポートを追加。このポートは、GT COMMON の QPLLRESET 入力を駆動するのに使用されます。

* DRP クロックと AXI-Lite クロックの周波数を設定するカスタマイズ オプションを追加

* 7 シリーズ 1588 順列 : 共有ロジックの MMCM のリセット ポートを tx_startup_fsm モジュールからの MMCM_RESET 出力信号に接続して、リセット/初期化の信頼性を改善。コアからの dclk 入力は 1588 順列のフリーランニング クロック ソースに接続する必要があります。

* 7 シリーズ 1588 順列 : tx_startup_fsm モジュールの QPLL_RESET 出力ポートを GT COMMON の QPLLRESET に接続して、リセット/初期化の信頼性を改善。

* 7 シリーズ 1588 順列 : サンプル デザインに共有ロジックを含む順列用に txfsmreset_request 出力ポートを追加。これは内部コア トランスミッター リセット ソース (PMA リセット リクエストなど) の OR です。txfsmreset_request は tx_startup_fsm モジュールを再起動して、トランシーバーのフル リセットとバッファー バイパス フェーズ アラインメントをトリガーして、ット/初期化の信頼性を改善します。

* サンプル デザインに共有ロジックが含まれる順列用に、サンプル デザイン内に新しい自己完結型共有ロジック ラッパーを追加。これにより、共有ロジックをカスタマー プロジェクトに追加する際にファイルの編集量が削減できます。

* オーバーフロー状況の後常にきれいに回復するようにサンプル デザインの FIFO を修正。

* 残りのサンプル デザインと一貫するように、サンプル デザイン FIFO で専用クロック ドメイン クロッシング同期モジュールがインスタンシエートされるように変更。

* サンプル デザインのトランスミッター FIFO ですべての動作状況下でフル ライン レートのパフォーマンスが達成されるように変更

* DEMO_TB モードの場合、自己終了する前に一定の長い期間待機するのではなく、問題なくフレームが受信されたら直ちに終了するようにデモ用テストベンチを向上。

1G/2.5G Ethernet PCS/PMA or SGMII (15.0)

* バージョン 15.0

* 7 シリーズ デバイス (Artix ファブリックを用いた FabricArtix-7 および Zynq デバイス以外) および UltraScale デバイスに対して 2.5 サポートを追加。

* Time-of-Day 形式を使用した 1588 順列 : レシーバーのタイムスタンプで 1 秒先に進んでしまうことがあるという問題を修正。

* UltraScale デバイスの場合のデシリアライズに関する SGMII over LVDS の問題を修正。

* UltraScale デバイスの GUI に gtrefclk および DRP/フリーランニング クロック (独立クロック) に対するオプションを追加。

* GT ウィザードに合うように、GTHE2 および GTXE2 トランシーバーに対してデフォルトの 7 シリーズのイコライゼーションを DFE から LPM に変更。

*7 シリーズ トランシーバー用に GT ウィザードを v3_5 にアップデート。

* GTHE2 および GTXE2 を使用するデバイスの gtrefclk に必要な BUFG を共有ロジックに移動。

* リカバリ クロックの BUFG を共有ロジックに移動。

* userclk/userclk2 を生成するように外部 mmcm をリセットするトランシーバーを使用するコンフィギュレーションに対して mmcm_reset 出力ポートを追加

* 制約をアップデート。

* トランシーバーのデバッグ信号に txinhibit を追加。

* UltraScale デバイス用に pcsrsvdin をトランシーバーのデバッグ信号に追加。

* RXCLKCORCNT にパイプラインを追加することにより C_RUDI 動作を修正。

* gtwizard_ultrascale を v1_5 にアップグレード。

32-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 6)

* 変更なし

3GPP LTE Channel Estimator (2.0)

* バージョン 2.0 (Rev. 8)

* 内部 GUI をアップデート。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* 配置問題を修正するためにサブコア HDL をアップデート。機能上の変更はありません。

3GPP LTE MIMO Decoder (3.0)

* バージョン 3.0 (Rev. 8)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

3GPP LTE MIMO Encoder (4.0)

* バージョン 4.0 (Rev. 7)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

3GPP Mixed Mode Turbo Decoder (2.0)

* バージョン 2.0 (Rev. 8)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

3GPP Turbo Encoder (5.0)

* バージョン 5.0 (Rev. 7)

* 内部 GUI をアップデート。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

3GPPLTE Turbo Encoder (4.0)

* バージョン 4.0 (Rev. 7)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

64-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 6)

* 変更なし

7 Series FPGAs Transceivers Wizard (3.5)

* バージョン 3.5

* 各レーンのチューニングを有効にするために GTZ CTLE チューニング コードをアップデート。

* TX および RX のスタートアップ FSM に対して個別のリセットを追加 (GTZ 以外)。

7 Series Integrated Block for PCI Express (3.1)

* バージョン 3.1

* xc7a35ti、xc7a50ti、xc7a75ti、xc7a100ti、および xc7a200ti デバイスのサポートを追加。

* 非デフォルトの入力ポート pipe_txinhibit を追加。

* xc7z030i および xc7z015i デバイスの無効なリンク幅とスピード グレード -1 の速度に関する問題を修正 (X8 はサポートされておらず、また xc7z015i の場合は、スピード グレード -1 が選択されているときは、Gen1 スピードのみがサポートされます)。

* 新しいパッケージ fbv484、fbv676、ffv1156、ffv900、fbv900、および ffv901 のサポートを追加

* RP コンフィギュレーションの共有ロジックのサポートを追加。

* [External Pipe Interface as Master for Rootport] コンフィギュレーションと [Slave for Endpoint and Legacy Endpoint] コンフィギュレーションを修正。

* Tandem コンフィギュレーションに対して、ref_clk 入力を使用するのではなく、100MHz icap_clk を生成するようにアップデート。

* Artix-7 ファミリの -1、-1I、-1M、-1Q、-1L スピードグレードすべての 250Mhz ユーザー クロック周波数オプションを削除。

AHB-Lite to AXI Bridge (3.0)

* バージョン 3.0 (Rev. 3)

* AHBLite インターフェイス定義を v2.0 にアップデート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI 1G/2.5G Ethernet Subsystem (7.0)

* バージョン 7.0

* 非プロセッサ モードの SGMII および 1000BaseX で 2.5G データ レートをサポート。

* UltraScale デバイスに対して複数の GT クロック周波数をサポート。

* GTPE2、GTHE2、および GTXE2 を使用するデバイスの BUFG を共有ロジックに移動。

* リカバリ クロックの BUFG を共有ロジックに移動。

AXI AHBLite Bridge (3.0)

* バージョン 3.0 (Rev. 3)

* AHBLite インターフェイス定義を v2.0 にアップデート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI APB Bridge (3.0)

* バージョン 3.0 (Rev. 3)

* IPI の警告メッセージを改善。機能上の変更はありません。

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI BFM Cores (5.0)

* バージョン 5.0 (Rev. 5)

* 内部自動化を改善するため再パッケージ。機能上の変更はありません。

* AXI インターフェイスで未処理トランザクションの数をアップデートするように IPI サポートを拡張

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI BRAM Controller (4.0)

* バージョン 4.0 (Rev. 4)

* サポートされるメモリ深さを 256k に変更

* クロック ポートに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Bridge for PCI Express Gen3 Subsystem (1.1)

* バージョン 1.1

* 要件に従い、デバッグ目的で GT DRP ポートにアクセスするために、非デフォルトのポート ext_ch_gt_drp_addr、ext_ch_gt_drp_en、ext_ch_gt_drp_di、ext_ch_gt_drp_do、ext_ch_gt_drp_rdy、ext_ch_gt_drp_we、および ext_ch_gt_drpclk を追加。これらのポートおよびインターフェイスは、EXT_CH_GT_DRP というモデル パラメーターを使用してイネーブルになります。

* EOU の一部として、トランシーバー デバッグ ポートおよびステータス ポートを追加

* 新しいパッケージ flvb1760、ffvd1517、ffvc1517、flva2104、flvd1517、および flvb2104 のサポートを追加

* リンクダウン中の MRd トランザクションの問題を修正 (Xilinx Answer 63113)

* Gen2 スピードに対して PLL_TYPE を選択できるようにするために、CPLL (オプション) および QPLL1 (デフォルト) という GUI オプションのサポートを追加

* Gen3 x1/x2/x4 に対して CORE_CLK_FREQ を選択できるようにするために、250MHz (デフォルト) および 500MHz (オプション) という GUI オプションのサポートを追加

* VU095-ES2 の PCIe プロダクション設定を追加

* スピードグレード -1/-1L/-1LV に対し、250MHz ユーザー クロックおよび軸クロックのサポートを削除

* BAR1、BAR3、および BAR5 のプリフェッチ イネーブルの GUI パラメーターを削除

AXI CAN (5.0)

* バージョン 5.0 (Rev. 8)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Central Direct Memory Access (4.1)

* バージョン 4.1 (Rev. 5)

* 最大 64 ビットのアドレスをサポート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* 機能上の変更はなし

AXI Chip2Chip Bridge (4.2)

* バージョン 4.2 (Rev. 4)

* 128 データ幅および 64 アドレス幅用にサポートを拡張

* すべてのクロック ポートに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Aurora64b66b_v10 および Aurora8b10b_v11 を使用するようにサンプル デザインをアップデート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Clock Converter (2.1)

* バージョン 2.1 (Rev. 4)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI Crossbar (2.1)

* バージョン 2.1 (Rev. 6)

* IP インテグレーターで Mmm_Sss_(READ|WRITE)_CONNECTIVITY、Sss_(READ|WRITE)_ACCEPTANCE、および Mmm_(READ|WRITE)_ISSUING パラメーターの自動化を改善

* IP インテグレーターで IP インターフェイスの READ_WRITE_MODE パラメーターの自動化を改善

* find_bd_objs IP インテグレーター コマンドに対する変更に合わせて IP インテグレーターの自動化 Tcl をアップデート。

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* コンパイラの警告を削減するために HDL コードを改善。

AXI Data FIFO (2.1)

* バージョン 2.1 (Rev. 4)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI Data Width Converter (2.1)

* バージョン 2.1 (Rev. 5)

* FIFO_MODE > 0 の場合における IP インテグレーターのインターフェイス プロパティ NUM_READ_OUTSTANDING および NUM_WRITE_OUTSTANDING の自動化を改善

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI DataMover (5.1)

* バージョン 5.1 (Rev. 6)

* 最大 64 ビットのアドレスをサポート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* 機能上の変更はなし

AXI Direct Memory Access (7.1)

* バージョン 7.1 (Rev. 5)

* 最大 64 ビットのアドレスをサポート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* 機能上の変更はなし

AXI EMC (3.0)

* バージョン 3.0 (Rev. 4)

* ボードの共通ユーティリティからバス幅を取得するように IP をアップデート。

* ADV_LDN 出力を正しく生成するように RTL をアップデート。

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI EPC (2.0)

* バージョン 2.0 (Rev. 7)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Ethernet Buffer (2.0)

* バージョン 2.0 (Rev. 7)

* すべての IP で統一させるためにグローバル ボード ユーティリティを使用

AXI Ethernet Clocking (2.0)

* バージョン 2.0 (Rev. 1)

* 変更なし

AXI EthernetLite (3.0)

* バージョン 3.0 (Rev. 3)

* DRC を修正するために XDC をアップデート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* IP インテグレーターのサポートを拡張

* 機能上の変更はなし

AXI GPIO (2.0)

* バージョン 2.0 (Rev. 7)

* ボードの共通ユーティリティからバス幅を取得するように IP をアップデート。

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI HWICAP (3.0)

* バージョン 3.0 (Rev. 8)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI IIC (2.0)

* バージョン 2.0 (Rev. 8)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* IP インテグレーターのサポートを拡張

AXI Interconnect (2.1)

* バージョン (Rev. -1)

* find_bd_objs IP インテグレーター コマンドに対する変更に合わせて IP インテグレーターの自動化 Tcl をアップデート。機能上の変更はありません。

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI Interrupt Controller (4.1)

* バージョン 4.1 (Rev. 3)

* 実装されていない合成機能を使用しないようにアップデート。機能上の変更はありません。

* ベクター割り込み入力に対する自動パラメーター計算を修正

* 高速割り込みが使用される場合にのみクロック制約を生成することによって警告を回避

* 高速割り込みが使用される場合にのみ IVAR レジスタのデフォルト値をアップデートすることによって警告を回避

* 追加の UltraScale デバイスのサポートを追加

* 独立したクロック周波数設定をイネーブル

AXI Lite IPIF (3.0)

* バージョン 3.0 (Rev. 2)

* 進行中のトランザクションに対してタイムアウトを生成

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI MMU (2.1)

* バージョン 2.1 (Rev. 3)

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI Master Burst (2.0)

* バージョン 2.0 (Rev. 6)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Memory Mapped To PCI Express (2.6)

* バージョン 2.6

* RP サンプル デザインのサポートを追加

* RP の共有ロジックのサポートを追加

* ffv1156、fbv484、fbv676 パッケージのサポートを追加

* EP および RP サンプル デザインの PIPE シミュレーション サポートを追加

* エンドポイント サンプル デザインの PCIe Gen2 ストリーミング ファイルを、dsport と usrapp で構成されるルート ポート モデル ファイルに置換

* EOU の一部として、トランシーバー デバッグ ポートおよびステータス ポート txinhibit を追加

AXI Memory Mapped to Stream Mapper (1.1)

* バージョン 1.1 (Rev. 4)

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* axis_switch アップデートに合わせて axis_switch への内部インスタンシエーションをアップデート。機能上の変更はありません。

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI Performance Monitor (5.0)

* バージョン 5.0 (Rev. 6)

* 未処理トランザクションでの読み出しメトリック計算の処理に関する問題を修正

* トリガーおよび AXI デバッグ機能を追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Protocol Checker (1.1)

* バージョン 1.1 (Rev. 6)

* クロック インターフェイス aclk に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

* pc_asserted[29] (MAX_W_WAITS) の早期トリガーを修正。

AXI Protocol Converter (2.1)

* バージョン 2.1 (Rev. 5)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI Quad SPI (3.2)

* バージョン 3.2 (Rev. 3)

* DRC を修正するためにサンプル デザイン XDC をアップデート

* 機能上の変更はなし

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Register Slice (2.1)

* バージョン 2.1 (Rev. 5)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

AXI TFT Controller (2.0)

* バージョン 2.0 (Rev. 8)

* DRC 警告を修正するためにサンプル デザイン XDC をアップデート

* 機能上の変更はなし

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Timebase Watchdog Timer (2.0)

* バージョン 2.0 (Rev. 7)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Timer (2.0)

* バージョン 2.0 (Rev. 7)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Traffic Generator (2.0)

* バージョン 2.0 (Rev. 6)

* Fixed_Repeat_Delay モードの場合にユーザー指定のトランザクション繰り返し数を使用する新しいパラメーターを持つように IP をアップデート

* アドバンス モードの場合に AWVALID および WVALID を一緒に生成するように IP をアップデート

* クロック インターフェイス CLOCK に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* IP インテグレーターのサポートを拡張

AXI UART16550 (2.0)

* バージョン 2.0 (Rev. 7)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* IP インテグレーターのサポートを拡張

AXI USB2 Device (5.0)

* バージョン 5.0 (Rev. 6)

* IPI デザイン検証で警告を削減するために bd.tcl を修正

* すべてのクロックに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 合成後 CDC 警告を修正

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Uartlite (2.0)

* バージョン 2.0 (Rev. 8)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* IP インテグレーターのサポートを拡張

AXI Video Direct Memory Access (6.2)

* バージョン 6.2 (Rev. 3)

* 最大 64 ビットのアドレスをサポート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI Virtual FIFO Controller (2.0)

* バージョン 2.0 (Rev. 7)

* 暗号化ソース ファイルを連結してファイル数およびシミュレータのコンパイル時間を削減

* クロック ポートに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI-Stream FIFO (4.1)

* バージョン 4.1 (Rev. 2)

* クロック ポートに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI4-Stream Accelerator Adapter (2.1)

* バージョン 2.1 (Rev. 3)

* コアで複数のクロックをサポートするようにシンクロナイザーを追加

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

AXI4-Stream Broadcaster (1.1)

* バージョン 1.1 (Rev. 5)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI4-Stream Clock Converter (1.1)

* バージョン 1.1 (Rev. 6)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

* AXI4-Stream 信号セットにより 0 データ幅の FIFO になった場合にデータパス制約を省略するようにコア XDC 制約をアップデート

AXI4-Stream Combiner (1.1)

* バージョン 1.1 (Rev. 4)

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI4-Stream Data FIFO (1.1)

* バージョン 1.1 (Rev. 6)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

* AXI4-Stream 信号セットにより 0 データ幅の FIFO になった場合にデータパス制約を省略するようにコア XDC 制約をアップデート

AXI4-Stream Data Width Converter (1.1)

* バージョン 1.1 (Rev. 4)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

AXI4-Stream Interconnect (2.1)

* バージョン 2.1 (Rev. 5)

* find_bd_objs IP インテグレーター コマンドに対する変更に合わせて IP インテグレーターの自動化 Tcl をアップデート。機能上の変更はありません。

* ROUTING_MODE == 1 の場合にオプションのバス インターフェイス S_AXI_CTRL とオプションのポート S_AXI_CTRL_ACLK および S_AXI_CTRL_ARESETN が存在するように追加

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI4-Stream Protocol Checker (1.1)

* バージョン 1.1 (Rev. 5)

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI4-Stream Register Slice (1.1)

* バージョン 1.1 (Rev. 5)

* クロック インターフェイス CLKIF に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

* 入力レディ信号のファンアウトを削減するように内部レジスタ スライスを改善。

AXI4-Stream Subset Converter (1.1)

* バージョン 1.1 (Rev. 5)

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI4-Stream Switch (1.1)

* バージョン 1.1 (Rev. 5)

* スタティック配線モード オプションを追加。

* 新しいアービタ アルゴリズムである真のラウンドロビンを追加。このアルゴリズムによって、ポートの一部がアクティブではない場合により正確なラウンドロビンが実装されます。

* Kintex UltraScale のサポート ステータスをプリプロダクションからプロダクションに変更。

AXI4-Stream to Video Out (3.0)

* バージョン 3.0 (Rev. 7)

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale プロダクションをサポート

Accumulator (12.0)

* バージョン 12.0 (Rev. 6)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Adder/Subtracter (加算/減算器) (12.0)

* バージョン 12.0 (Rev. 6)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Aurora 64B66B (10.0)

* バージョン 10.0

* FFV および FBV 鉛フリー (RoHS 準拠) パッケージを含む 7 シリーズ デバイスのサポートを追加

* UltraScale GTH デバイスに追加された 16.375G の最大ライン レートのサポート

* Simplex オート リカバリのサポートを追加

* txinhibit および pcsrsvdin オプション トランシーバー制御およびステータス ポートを追加

* pma_init と reset_pb ポートの両方をコアに対して非同期に (reset、tx_reset、および rx_reset 入力ポートを削除)

* 標準 CC モジュールが IP の一部を作成、do_cc ポートを削除

* フロー制御 AXI ポートが AXI4 Stream インターフェイスにまとめられる

* 制御ポートおよびステータス ポートが表示インターフェイスとしてまとめられる

* INIT_CLK および GTREFCLK へのシングル エンド クロッキング オプションのサポートを追加

* UltraScale デバイスの連続レーン選択のサポートを追加

* CRC リソース使用量の最適化

* GT 基準クロック、ユーザー クロック、同期クロックのポートを IP インテグレーターで予測される周波数の値でアップデート

* UltraScale デバイスのライン レート値を 10 進 4 桁に制限

* INIT クロック周波数値を 10 進 6 桁に制限

Aurora 8B10B (11.0)

* バージョン 11.0

* FFV および FBV 鉛フリー (RoHS 準拠) パッケージを含む 7 シリーズ デバイスのサポートを追加

* txinhibit および pcsrsvdin オプション トランシーバー制御およびステータス ポートを追加

* reset および gt_reset ポートの両方をコアに対して非同期に

* 標準 CC モジュールが IP の一部を作成、do_cc および warn_cc ポートを削除

* フロー制御ポートが AXI4 Stream インターフェイスにまとめられる

* 制御ポートおよびステータス ポートが表示インターフェイスとしてまとめられる

* INIT_CLK および GTREFCLK へのシングル エンド クロッキング オプションのサポートを追加

* UltraScale デバイスの連続レーン選択のサポートを追加

* CRC リソース使用量の最適化

* GT 基準クロック、ユーザー クロック、同期クロックのポートを IP インテグレーターで予測される周波数の値でアップデート

* UltraScale デバイスのライン レート値を 10 進 4 桁に制限

* INIT クロック周波数値を 10 進 6 桁に制限

Binary Counter (12.0)

* バージョン 12.0 (Rev. 6)

* GUI をアップデート。機能上の変更はありません。SSET または SINIT が真の場合、および対応のコンフィギュレーションが自動の場合に、レイテンシおよびフィードバック レイテンシが制限されます。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Block Memory Generator (8.2)

* バージョン 8.2 (Rev. 5)

* 暗号化されていないビヘイビアー モデルを配信

* サポートされるメモリ深さを最大 1M ワードに変更

* UltraScale デバイスに対して消費電力削減機能 (RDADDRCHG) を追加

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

CIC Compiler (4.0)

* バージョン 4.0 (Rev. 7)

* HDL での整数オーバーフローを回避するために最大オーバーサンプリング レートを制限

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

CORDIC (6.0)

* バージョン 6.0 (Rev. 7)

* バス インターフェイスのデータ型定義 Tcl を修正。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

CPRI (8.4)

* バージョン 8.4

*バージョン 1.5 の UltraScale GT Wizard を使用するようアップデート。

* 冗長なコア パラメーター c_use_block_level および c_dual_tile を削除。

* GTY トランシーバーのサポートを追加。

* 10.1376Gps 対応コアでリアルタイムのベンダー指定データ ビットに対するオプションのサポートを追加。

* すべての CPRI 制御チャネルに対してアクセスを提供。

* UltraScale デバイスのクロック リソースを節約するために、同期ギアボックスから非同期ギアボックスに変更。

* UltraScale 10.1376Gbps 対応コアから clk_316_in および refclk2 ポートを削除。

* リカバリ クロック ドメインへの光入力の損失を同期。

* UltraScale トランシーバーのデバッグ ポートに gt_pcsrsvdin ポートを追加。

* 10.1376Gbps オート ネゴシエーションを修正。

* ソフトウェア リセット機能を追加。

* タイミング クロージャを達成するために 3.072Gbps 対応 Artix-7 コアのトランシーバー データ出力にレジスタを追加。

Chroma Resampler (4.0)

* バージョン 4.0 (Rev. 6)

* プロダクション ステータスの Kintex UltraScale デバイスをサポート

* クロック インターフェイス aclk_intf および s_axi_aclk_intf に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Clocking Wizard (5.1)

* バージョン 5.1 (Rev. 6)

* 7 シリーズおよび UltraScale デバイスのヘッダー ファイルで mmcm_pll_filter_lookup および mmcm_pll_lock_lookup ファンクションをアップデート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Color Correction Matrix (6.0)

* バージョン 6.0 (Rev. 7)

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* クロック インターフェイス s_axi_aclk に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Color Filter Array Interpolation (7.0)

* バージョン 7.0 (Rev. 6)

* プロダクション ステータスの Kintex UltraScale デバイスをサポート

* クロック インターフェイス aclk_intf および s_axi_aclk_intf に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Complex Multiplier (6.0)

* バージョン 6.0 (Rev. 7)

* アレイ幅が一致しないことが原因でエラボレートできない 4 乗算器 54x60 コンフィギュレーションに対するバグを修正。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Convolution Encoder (9.0)

* バージョン 9.0 (Rev. 7)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

DDS Compiler (6.0)

* バージョン 6.0 (Rev. 8)

* 最大周波数分解能を 10kHz から 125MHz に変更するように C モデルをアップデート。

* SFDR が 120dB を超える場合と出力幅が 20 ビットを超える場合のパフォーマンスを改善

* アキュムレータの幅が IP コアで使用されるものとは 1 ビット異なる場合があるという C モデルのバグを修正

* 今後のデバイスのベータ サポートを提供

* パラメーター チェックを C モデルにさらに追加

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* phase_generator と sin_cos lut が両方とも選択されている場合にデフォルトで Phase_Out が表示されるように GUI 動作を変更

* 範囲外システム クロックに対する明示的なエラー メッセージを追加するように GUI を変更

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

DSP48 Macro (3.0)

* バージョン 3.0 (Rev. 8)

* 今後のデバイスのベータ サポートを提供

* エキスパート パイプライン モードと組み合わせて RNDSIMPLE または RNDSYM 命令を使用するコンフィギュレーションに対して C レジスタの選択を修正

* P レジスタがディスエーブルになっている場合に組み合わせフィードバックをディスエーブルにするようにファブリック インプリメンテーションを修正

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

DUC/DDC Compiler (3.0)

* バージョン 3.0 (Rev. 7)

* 20Mhz LTE チャネルが選択された場合にサポートされないコンフィギュレーション (30.72Mhz または 46.08Mhz の RF サンプル レート) を制限するように GUI を変更

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* 配置問題を修正するためにサブコア HDL をアップデート。機能上の変更はありません。

Discrete Fourier Transform (4.0)

* バージョン 4.0 (Rev. 7)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

DisplayPort (6.0)

* バージョン 6.0

* 3 ~ 8 チャネルをサポートするようにオーディオ インターフェイスをアップデートし、SPDIF IP を削除

* UltraScale GTH デバイス サポートを追加

* 低消費電力デバイス サポートを追加

* 32 ビット GT データ幅の場合にオーディオで発生する RX アライメント問題を修正

* RX VC ペイロード テーブルに SW 制御を提供

* lnk_clk および lnk_clk_ibufds_out に対して伝搬 Tcl を追加

* IPI ガイドラインに従ってビデオ、クロック、およびリセット インターフェイスをアップデート

* IP タイミング制約 (XDC) を改善し、より適切にセルが配置されるように MAX_DELAY 制約を追加

* TX に SW からの 8b10b イネーブル制御を追加

* 新しいデバッグ信号の追加に伴って GT デバッグ ポート幅を増加

Distributed Memory Generator (8.0)

* バージョン 8.0 (Rev. 8)

* 暗号化されていないシミュレーション ファイルを配信。

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Divider Generator (5.1)

* バージョン 5.1 (Rev. 6)

* GUI を修正。 High Radix (高基数) 除数幅の使用時に 4 ~ 64 の範囲に制限されていました。機能上の変更はありません。

* LutMult アーキテクチャの低レイテンシの場合の問題を修正するように bip_sdivider_synth.vhd を変更。機能上の変更はありません。

* C モデルに対して Matlab MEX ラッパーを追加。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

ECC (2.0)

* バージョン 2.0 (Rev. 8)

* クロック インターフェイス MY_CLOCK に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Ethernet PHY MII to Reduced MII (2.0)

* バージョン 2.0 (Rev. 7)

* DRC を修正するためにサンプル デザイン XDC をアップデート

* クロック インターフェイス CLOCK に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル。

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* 機能上の変更はなし

FIFO Generator (12.0)

* バージョン 12.0 (Rev. 4)

* 暗号化されていないビヘイビアー モデルを配信。

* クロック ポートに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* ビルトイン FIFO コンフィギューレションに対するビヘイビアー シミュレーションをイネーブルにすることで、シミュレーション ファイル名と配信構造を変更

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

FIR Compiler (7.2)

* バージョン 7.2 (Rev. 2)

* 警告を削減。

* データ ベクター リセットに対するシングル レートのハーフバンド制御 (オーバーサンプリング レート 2) を修正し、1 つの乗加算ユニットを利用

* 効率的なインプリメンテーションを実現するように SRL_STYLE 属性を遅延コンポーネントに追加。

* 列コンフィギュレーションに関する偽エラーを回避するためにサンプリング周期の伝搬を修正。

* DSP48 入力幅を超えるビット幅に対して GUI フィルター係数の処理速度を高速化。

* 今後のデバイスのベータ サポートを提供

* 分数補間コンフィギュレーションを修正し、System Generator で可能な最大ハードウェア オーバーサンプリング仕様を利用。

* GUI 動作に合わせて C モデルをアップデート。XIP_FIR_QUANTIZED_ONLY が指定されている場合に整数のみの係数の量子化/切り捨てに対するサポートを追加。

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Fast Fourier Transform (9.0)

* バージョン 9.0 (Rev. 7)

* Radix-2 Lite アーキテクチャのブロック指数出力がデータによっては間違っているというバグを修正

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Fixed Interval Timer (2.0)

* バージョン 2.0 (Rev. 5)

* 追加の UltraScale デバイスのサポートを追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Floating-point (7.0)

* バージョン 7.0 (Rev. 8)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* 直接的なビット指定比較の実行時にほかの xip_fpo 関数および RTL 動作と一致するように、_flt および _d 関数によって返される NaNs の符号ビットをゼロ (正) に変更

G.709 FEC Encoder/Decoder (2.1)

* バージョン 2.1 (Rev. 5)

* 新しい GUI API を採用。component.xml および g709_fec_v2_1.tcl が変更されました。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 8)

* 内部 GUI をアップデート。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 8)

* 内部 GUI をアップデート。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

Gamma Correction (7.0)

* バージョン 7.0 (Rev. 7)

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Gmii to Rgmii (4.0)

* バージョン 4.0

* 90 度の位相シフト オプションを追加

High Speed SelectIO Wizard (1.1)

* バージョン 1.1 (Rev. 2)

* サンプル シミュレーションのサポートなしに 1 つのインターフェイスに対して双方向バス サポートをイネーブル

IBERT 7 Series GTH (3.0)

* バージョン 3.0 (Rev. 8)

* 新しい FFV および FBV パッケージのサポートを追加。

IBERT 7 Series GTP (3.0)

* バージョン 3.0 (Rev. 8)

* TIMING-10 DRC 問題を修正。

* 新しい FFV および FBV パッケージに対してデバイス サポートを追加。

IBERT 7 Series GTX (3.0)

* バージョン 3.0 (Rev. 8)

* 新しい FFV および FBV パッケージに対してデバイス サポートを追加。

IBERT 7 Series GTZ (3.1)

* バージョン 3.1 (Rev. 6)

* TIMING 29 DRC 警告を修正。

IBERT UltraScale GTH (1.2)

* バージョン 1.2

* マイナー バージョンを変更。

* システム クロックおよび RXOUT クロックの N ピン タブを GUI から削除。

* 一部のモデル パラメーターを名前変更。

* エラー数が過小報告される問題を修正。

IBERT UltraScale GTY (1.1)

* バージョン 1.1

* マイナー バージョンを変更。

* システム クロックおよび RXOUT クロックの N ピン タブを GUI から削除。

* 一部のモデル パラメーターを名前変更。

* エラー数が過小報告される問題を修正。

IEEE 802.3bj RS-FEC (1.0)

* バージョン 1.0

* コアの最初のバージョン

ILA (Integrated Logic Analyzer) (5.1)

* バージョン 5.1

* SVD パッケージのピン ロケーション制約に関するサンプル デザイン配置問題を修正

IOModule (3.0)

* バージョン 3.0 (Rev. 1)

* ボードの共通ユーティリティからバス幅を取得するように IP をアップデート。

* 合成の警告を削減。機能上の変更はありません。

* 追加の UltraScale デバイスのサポートを追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Image Enhancement (8.0)

* バージョン 8.0 (Rev. 7)

* プロダクション ステータスの Kintex UltraScale デバイスをサポート

* クロック インターフェイス aclk_intf および s_axi_aclk_intf に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Interlaken (1.5)

* バージョン 1.5

* すべてのレーン レートに対して LANE 1 をサポート

* 12 レーンで OOBFC 32、64、および 20148 のカレンダー長をサポート

* すべての BURSTMAX 値に対して可能な Burstshort 値すべてをサポート

Interleaver/De-interleaver (8.0)

* バージョン 8.0 (Rev. 6)

* 行または列の順列が使用中の場合にブロック タイプ サイズを変数に設定できないようにするために GUI をアップデート

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

JESD204 (6.1)

* バージョン 6.1

* lanes in use レジスタの機能と幅を変更。このレジスタは、特定のレーンをアクティベートまたはディアクティベートするために使用できます。詳細は、『JESD204 LogiCORE IP 製品ガイド』 (PG066) を参照してください。

* コンフィギャブル レーン ID のサポートを追加。詳細は、『JESD204 LogiCORE IP 製品ガイド』 (PG066) を参照してください。

* マルチフレーム サイズが 4 の倍数ではない場合に RX データが LMFC 交差にアラインしないという問題を修正

* バッファー オーバーフロー レジスタによってオーバーフローが正しく示されない問題を修正

* SYSREF_ALWAYS が 0 に設定される Tx コンフィギュレーションの問題を修正。Loss of Sync (LOS) が発生した場合、LMFC カウンターは各 SYSREF パルスにアラインしていました。

* マルチフレーム サイズが 4 の倍数ではない場合に出力アライメントが正しくなくなるサブクラス 2 コンフィギュレーションの問題を修正

* マルチレーン デザインの読み出し後に自動クリアされない Rx リンク エラー ステータス レジスタ (0x01C および 0x03C) に関する問題を修正

* AXI4-Lite 管理インターフェイス クロックをコンフィギュレーションする GUI オプションを追加

* デバッグ ポート gt*_txinhibit_in を追加。対象は、トランシーバー デバッグがイネーブルになっている 7 シリーズ デザインです。

* デバッグ ポート gt_txinhibit および gt_pcsrsvdin を追加。対象は、トランシーバー デバッグがイネーブルになっているすべての UltraScale デザインです。

* Watchdog Timer Disable (ウォッチドッグ タイマー無効) レジスタのデフォルト値を 0 から 1 に変更

* gt_rxbufreset を GUI シンボルに追加。対象は、トランシーバー デバッグがイネーブルになっている UltraScale デザインです。

JESD204 PHY (2.0)

* バージョン 2.0

* オプションの AXI4-Lite 管理インターフェイスを追加。

* tx および rx の gt_reset 入力によって個々の TX または RX パスではなくトランシーバー全体がリセットされるという問題を修正

* デバッグ ポート gt*_txinhibit_in を追加。対象は、トランシーバー デバッグがイネーブルになっている 7 シリーズ デザインです。

* デバッグ ポート gt_txinhibit および gt_pcsrsvdin を追加。対象は、トランシーバー デバッグがイネーブルになっているすべての UltraScale デザインです。

* UltraScale デバイスの場合に QPLL0 および QPLL1 リセットが一緒になっていた問題を修正。このポート変更の対象は、サンプル デザインに共有ロジックのあるデザインです。

* gt_rxbufreset を GUI シンボルに追加。対象は、トランシーバー デバッグがイネーブルになっている UltraScale デザインです。

JTAG to AXI Master (1.0)

* バージョン 1.0 (Rev. 7)

* 新しい書き込みコマンドが実行されるまで、AXI_WRITE_DONE ステータス フラグがアサートされた状態を維持

* 制御レジスタおよび FIFO をリセットするようにソフト リセット ロジックをアップデート

* キューに入っているトランザクションの実行中にエラーが発生した場合に wr/rd トランザクションを停止するロジックを追加

* キューに入っているトランザクションの場合、各トランザクションの完了後ではなくすべてのトランザクションの完了後に終了フラグをアサート

* awvalid および wvalid 信号を同時アサート

* ooc_xdc.ttcl ファイル参照を coreinfo から削除

LMB BRAM Controller (4.0)

* バージョン 4.0 (Rev. 6)

* 接続されているプロセッサがロックステップ スレーブの場合に考慮されるように C_MASK 算出をアップデート。

* 追加の UltraScale デバイスのサポートを追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

LTE DL Channel Encoder (3.0)

* バージョン 3.0 (Rev. 7)

* 内部 GUI をアップデート。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

LTE Fast Fourier Transform (2.0)

* バージョン 2.0 (Rev. 7)

* 内部 GUI をアップデート。機能上の変更はありません。

* 32 ビット Windows プラットフォームで Matlab MEX ラッパーを使用するとセグメンテーション エラーが発生するというバグを修正。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

LTE PUCCH Receiver (2.0)

* バージョン 2.0 (Rev. 7)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

LTE RACH Detector (2.0)

* バージョン 2.0 (Rev. 7)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* 配置問題を修正するためにサブコア HDL をアップデート。機能上の変更はありません。

LTE UL Channel Decoder (4.0)

* バージョン 4.0 (Rev. 7)

* 内部 GUI をアップデート。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Local Memory Bus (LMB) 1.0 (3.0)

* バージョン 3.0 (Rev. 6)

* 追加の UltraScale デバイスのサポートを追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Mailbox (2.1)

* バージョン 2.1 (Rev. 3)

* 追加の UltraScale デバイスのサポートを追加

* 独立したクロック周波数設定をイネーブル

Memory Interface Generator (MIG 7 Series) (2.3)

* バージョン 2.3 (Rev. 1)

* RLDRAM II および RLDRAM 3 コントローラーの効率性を改善。

* freq_refclk に対して opt_design で追加される余分な BUFG により最小パルス幅のタイミング警告が発生することがあるという DDR2/DDR3 での問題を修正。詳細は、(Xilinx Answer 63165) を参照してください。

* FLG パッケージのパーツをターゲットにした MIG 7 Series を開こうとすると「Failed to generate custom UI outputs」というエラー メッセージが表示されるという Virtex-7 HT での問題を修正。詳細は、(Xilinx Answer 60527) を参照してください。

手動ウィンドウ チェック機能が VIO 2.0 で機能しないという DDR3/DDR2 での問題を修正。詳細は、(Xilinx Answer 59284) を参照してください。

[No buffer] オプションでは clk_ref_i に 200Mhz が常に必要で、300 または 400Mhz に対しては追加の MMCM がインスタンシエートされるという問題を修正。詳細は、(Xilinx Answer 63227) を参照してください。

複数の MIG IP が同じプロジェクトに追加されるとクリティカル警告が表示されるという問題を修正。詳細は、(Xilinx Answer 58621) を参照してください。

Memory Interface Generator (MIG) (7.0)

* バージョン 7.0

* I/O ピン プランニング タスクを IP から Vivado へ移動

* 複数のコントローラーに対するピン プランニングとバンク共有を Vivado でサポート

* アップデートされたデザインではメモリ IP 関連 I/O を非表示。I/O 制約の移行に関する手順は、update.log を参照してください。

* XSIM シミュレータのサポートを追加

* Vivado プロジェクトにシミュレーションのサポートを追加

* DDR3 および DDR4 に対して x4 および x8 RDIMM パーツのサポートを追加

* DDR3 および DDR4 に対してツインダイ パーツのサポートを追加

* QDR2+ の読み出しレイテンシ 2.0 (RL2) パーツのサポートを追加

* IPI でボード自動化をイネーブル

* ユーザー リクエスト コントローラー オプション (ZQ キャリブレーション、リフレッシュ、および自動プリチャージ) の DDR4/3 サポートを追加

* DDR3 および DDR4 に対して Advanced Traffic Generator をサポート

* すべてのインターフェイスに対して高速シミュレーション モデル (BFM) をサポート

* すべてのインターフェイスに対して [Create Custom Part] の選択をサポート

* マルチインスタンス デザインに対してクロック共有を許可するために [System Clock] = [No Buffer] のサポートを追加

* Micron メモリ シミュレーション モデルの生成を追加

* マルチドライバー エラーを修正。(Xilinx Answer 63261) を参照してください。

* DDR4/3 tCCD および tRTW 違反を修正。(Xilinx Answer 62930) を参照してください。

* DDR4/3 デュアル ランク アドレス ミラーリング問題を修正。(Xilinx Answer 63022) を参照してください。

* すべてのインターフェイスに対してタイミング エラーを修正。(Xilinx Answer 62774) を参照してください。

* 一部のバイト レーンが割り当てられていない場合に発生する DDR4/3 ピン生成エラーを修正。(Xilinx Answer 62649) を参照してください。

* 出力ファイルの生成中に発生する 64 ビット DDR3 問題を修正。(Xilinx Answer 60528) を参照してください。

* 複数の MIG インスタンスの場合に表示されるクリティカル警告メッセージを修正。(Xilinx Answer 59989) を参照してください。

* mmcm_clkout0 ドメインの RLDRAM3 タイミング エラーを修正。(Xilinx Answer 63238) を参照してください。

MicroBlaze (9.5)

* バージョン 9.5

* 16 ワード キャッシュ ラインのサポートを追加

* QoR (結果の品質) を向上させるためにオプションとして不明確な ECC 例外のサポートを追加

* ロックステップ スレーブで DRC に対するロックステップ マスターの検出を向上

* 追加の UltraScale デバイスのサポートを追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* データ幅が 128 ビット、256 ビット、または 512 ビットの場合に AXI キャッシュ インターフェイスに対して未処理の読み出し数を 1 に設定

* C_AVOID_PRIMITIVES が 2 または 3 に設定されている場合に分散 RAM が使用されないように設定。この問題が発生していたバージョンは 9.0、9.1、9.2、9.3、9.4 です。

* パラメーター C_DCACHE_ALWAYS_USED および C_ICACHE_ALWAYS_USED が設定されていない場合、キャッシュがディスエーブルになっていると、キャッシュ可能アドレス範囲内のメモリ アクセスに対してペリフェラル AXI インターフェイスを使用。この問題が発生していたバージョンは 9.0、9.1、9.2、9.3、9.4 です。

* 初期化されていない内部デバッグ信号が原因で発生するビヘイビアー シミュレーションの停止を修正。この問題が発生していたバージョンは 9.4 で、デバッグおよびエリア最適化がイネーブルになっていない場合にのみ発生することがありました。

* リセット後のスリープに対してデバッグ ステータスを正しく設定。この問題が発生していたバージョンは 9.4 で、デバッグがイネーブルになっていて Reset_Mode を使用する場合にのみ発生することがありました。

MicroBlaze Debug Module (MDM) (3.2)

* バージョン 3.2 (Rev. 2)

* 追加の UltraScale デバイスのサポートを追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

MicroBlaze MCS (2.3)

* バージョン 2.3

* 追加の UltraScale デバイスのサポートを追加

* 最新のサブコア バージョンでアップデート

* ボードの共通ユーティリティからバス幅を取得するように IP をアップデート。

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Multiplier (12.0)

* バージョン 12.0 (Rev. 7)

* Vivado シミュレータでのシミュレーション時に発生する範囲チェック問題を回避するために RTL を書き換え。機能上の変更はありません。

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* Vivado 合成インターフェイス テンプレートと一貫性を持たせるために定数係数乗算器の分散 ROM RTL を変更。機能上の変更はありません。

Multiply Adder (3.0)

* バージョン 3.0 (Rev. 6)

* 生成されたコアが 1 つの DSP48 に収まる入力幅の場合、48 を超える出力 MSB および出力 LSB の値を GUI で禁止

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Mutex (2.1)

* バージョン 2.1 (Rev. 3)

* 追加の UltraScale デバイスのサポートを追加

パーシャル リコンフィギュレーション コントローラー (1.0)

* バージョン 1.0

* 初期リリース

Peak Cancellation Crest Factor Reduction (6.0)

* バージョン 6.0

* 1.2 x iBW で入力をイネーブルするように新しい Smart Peak Processing を追加

* オプションの Hard Clipper または WCFR をサポートするように新しいポスト プロセッシング ステージを追加

* Smart Peak Processing がイネーブルになっている場合、ポスト プロセッシング ステージで WCFR ステージを必須化

* WCFR スタンドアロン モードをサポート (PC-CFR なしで)

* データ レート 8 のサポートを追加

* 16 および 18 ビットのみのデータ幅をサポート

* ダイナミック モードに対して新しい AXI4-Stream 制御チャネルを追加

* 新しい CFR 統計レジスタおよびバージョン レジスタを追加

* すべての AXI4-Lite レジスタに対してリードバックをサポート

* ダイナミック モードのベース CP に対してリードバックをサポート

* C モデルのサポートを削除。MATLAB(R) モデルは PC-CFR 評価ラウンジからダウンロードできます。

* リソース使用率および QoR (結果の品質) を向上

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Processor System Reset (5.0)

* バージョン 5.0 (Rev. 7)

* slowest_sync_clk に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

QSGMII (3.3)

* バージョン 3.3

* UltraScale Wizard バージョン 1.5 にアップデート。

* トランシーバー制御およびステータス ポート : gt_txinhibit および gt_pcsrsvdin[] を追加

* UltraScale デバイスに対し、コア インスタンスごとにトランシーバーおよび基準クロック配置を選択できるよう、コアの GUI にウィジェットを追加

* ヘルパー コアのバージョンを v14_3 to v15_0 から gig_ethernet_pcs_pma に変更

RAM-based Shift Register (12.0)

* バージョン 12.0 (Rev. 6)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

RGB to YCrCb Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 5)

* Kintex UltraScale をプリプロダクションからプロダクションに移動。

* クロック インターフェイス s_axi_aclk に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

RXAUI (4.3)

* バージョン 4.3

* Kintex UltraScale プロダクションをサポート

* Virtex UltraScale GTYE3 トランシーバーのサポートを追加

* UltraScale デバイスの場合に、コアで使用されるトランシーバーの基準クロック周波数を選択するオプション (125MHz、156.25MHz、または 312.5MHz) を追加。

* UltraScale デバイスの場合に、コア インスタンスごとにトランシーバー ロケーションを選択できる GUI オプションを追加

* UltraScale デバイスの場合に、近端ループバックへと入力してループバック モードを近端 PCS ループバックに切り替えた後、トランシーバー GTRXRESET を発行

* コアで使用されるトランシーバー DRP のクロック周波数を入力する GUI オプションを追加

* オプションのトランシーバー制御およびステータス ポートからトランシーバー Rx PRBS 機能をイネーブルにすると、レーン アライメントが失われていても周期的トランシーバー RX リセットが行われないように設定

* トランシーバー制御およびステータス ポート : gt_txinhibit および gt_pcsrsvdin[] を追加

* 最新版の GT UltraScale Wizard v1.5 を使用するようアップデート

* 最新版の 7 Series Transceiver Wizard v3.5 を使用するようアップデート。

* GTXE2 および GTHE2 7 シリーズ トランシーバーの場合、Transceiver Wizard アップデートにより Rx イコライザーのモードを DFE から LPM に変更。

* オートモーティブ Artix-7 デバイスの場合、欠けていたクロック バッファーをトランシーバーの TXOUTCLK と MMCM との間に追加することによってクロッキング ロジックを修正。

Reed-Solomon Decoder (9.0)

* バージョン 9.0 (Rev. 8)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Reed-Solomon Encoder (9.0)

* バージョン 9.0 (Rev. 7)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

S/PDIF (2.0)

* バージョン 2.0 (Rev. 8)

* すべてのクロックに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

SMPTE2022-1/2 Video over IP Receiver (2.0)

* バージョン 2.0 (Rev. 2)

* クロック インターフェイス tx*axis_aclk、sys_clk、および s_axi_aclk に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Block Memory Generator v8.2 に追加された新しいポートおよびパラメーターをサポート

SMPTE2022-1/2 Video over IP Transmitter (2.0)

* バージョン 2.0 (Rev. 2)

* クロック インターフェイス s*_axis_clk、sys_clk、および s_axi_aclk に FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Block Memory Generator v8.2 に追加された新しいポートおよびパラメーターをサポート

SMPTE SD/HD/3G-SDI (3.0)

* バージョン 3.0 (Rev. 4)

* 差し込まれていたケーブルが抜かれた場合に誤ってロックされないように、ロック アルゴリズムをアップデート

SMPTE UHD-SDI (1.0)

* バージョン 1.0

* 初期リリース

SMPTE2022-5/6 Video over IP Receiver (5.0)

* バージョン 5.0

* sdi_clk 変更時における sd_ce_cadence 中断を修正

* UDP 以外のパケットを破棄するロジックを RX に追加

* TX クロック変更に対して SDI リセットを実行する必要性をなくすために新しいポート gtready を追加

* 入力ビデオ ストリームの切断後に不適切に発生するビデオ出力を修正

* pkt_locked の実行中に 0 になるコア インターフェイスの rtp_pkt_buffered を修正

* シーケンス番号で間違っているバッファーの深さと、同期ドロップおよび遅延中のタイムスタンプ ロールオーバーを修正

* Block Memory Generator v8.2 に追加された新しいポートおよびパラメーターをサポート

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* タイムスタンプ ロールオーバーが原因で間違って増加する欠落パケット カウンターを修正

* clk27m をデータ イネーブルに変更し、使用に合わせて ce_27m に名前変更

SMPTE2022-5/6 Video over IP Transmitter (4.0)

* バージョン 4.0 (Rev. 2)

* RTP および FEC フレームに対して間違っている TOS および TTL のセカンダリ リンク IP ヘッダーを修正

* タイムスタンプ サンプリングのメタスタビリティを修正

* SDI モードを SD に切り替え中に発生する SOF ロック問題を修正

* SD モードの場合に 0 のままになるヘッダー フレーム カウント フィールドを修正

* Block Memory Generator v8.2 に追加された新しいポートおよびパラメーターをサポート

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

SPI-4.2 (13.0)

* バージョン 13.0 (Rev. 6)

* 変更なし

SelectIO Interface Wizard (5.1)

* バージョン 5.1 (Rev. 5)

* DRC 警告を修正するためにサンプル デザイン XDC をアップデート。機能上の変更はありません。

Serial RapidIO Gen2 (3.3)

* バージョン 3.3

* BUF layer(log_clk) および PHY layer(phy_clk) でそれぞれ 1 クロック分、送信パス レイテンシを削減

* エラー挿入およびパケット キャンセルに関しての機能上の問題を修正

* 現在のリリース用に GTH ラッパーをアップデート

* GUI でフェアネス アルゴリズムをユーザーが選択できるように追加

* トランシーバー制御およびステータス ポート : gt_txinhibit および gt_pcsrsvdin[] を追加

Soft Error Mitigation (4.1)

* バージョン 4.1 (Rev. 4)

* ロジック パッキングを改善し、配置アライメント警告を非表示にするために、クロック領域にアラインするように xc7a15 および xc7a50 に対する SEM コントローラーの Pblock サイズを削減。

* サンプル プロジェクトで生成される空のサンプル デザイン テキスト ファイル x7_sem_mon_fw_v.txt を削除。 このファイルは不要です。削除による機能的な影響はありません。

System Cache (3.1)

* バージョン 3.1

* 汎用ポートを追加

* 最適化されたポートの制限を変更

* コヒーレンシがイネーブルになっている場合に 16 ワード キャッシュ ラインの処理をサポート

* 最大 64 ビットのアドレス幅をサポート

* 追加の UltraScale デバイスのサポートを追加

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

System Management Wizard (1.2)

* バージョン 1.2

* GUI 関連のアップデート。機能上の変更はありません。

* シングル パス モードで平均化機能をディスエーブル (無効であるため)。

* SSIT デバイスのすべての SLR に対して I2C インターフェイス サポートを追加。

* 内部および外部基準に基づいて温度計測をアップデート

* I2C に対してサンプル デザインのサポートを追加。

Test Pattern Generator (6.0)

* バージョン 6.0 (Rev. 4)

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale プロダクションをサポート

Timer Sync 1588 (1.2)

* バージョン 1.2 (Rev. 2)

* 変更なし

Tri Mode Ethernet MAC (9.0)

* バージョン 9.0

* Kintex UltraScale デバイスをプロダクションに移動

* 2.5G イーサネットのサポートを追加し、XDC ファイルの関連制約をアップデート

* 2.5G に対して、サンプル デザインに AXI4-Lite I/F のクロック ポートを追加。サンプル デザイン クロック モジュールおよび関連 XDC ファイルをアップデートしました。

* RGMII モードの UltraScale デバイスの場合、IOB パスでタイミング クロージャを容易にするために専用クロックを入力 DDR エレメントに提供するよう RX クロッキングを変更し、関連 XDC ファイルをアップデート

* GMII モードの UltraScale デバイスの場合、IOB パスでタイミング クロージャを容易にするために専用クロックを IOB エレメントに提供するよう RX クロッキングを変更

* IO およびクロック エレメントに対してサンプル LOC 制約を提供するようサンプル デザイン XDC をアップデート

* 連続読み出しの場合にシステムが停止する原因となっていた AXI-Lite インターフェイスのバグを修正し、クロック XDC ファイルをアップデート

* UltraScale デバイスの場合、IDELAYCTRL コンポーネントの共有をイネーブル

* コアが MII モードでコンフィギュレーションされており、統計機能がディスエーブルになっている場合、入力クロック ポート gtx_clk を削除。このコンフィギュレーションでは、どのロードも gtx_clk によって駆動されません

* 10/100Mb/s ライセンスを削除

* アドレス フィルターがイネーブルで、コンフィギュレーション可能なフィルターの数がゼロに設定されている場合に、ユニキャスト フィルターをディスエーブルにする原因となっていたアドレス フィルターのバグを修正

* GMII/RGMII クロック XDC ファイルの create_clock コマンドで使用されるクロック名の一意化をアップデート。一意化はインスタンス名を使用して実行されます。

* MDIO_RTL VLNV を含むようにボード サポート タブをアップデート

* AXI4-Lite クロック周波数フィールドを GUI に追加

UltraScale FPGAs Transceivers Wizard (1.5)

* バージョン 1.5 (Rev. 1)

* ウィザード カスタマイズ GUI のイコライゼーション モード オプションに対して LPM または DFE を指定する機能を追加

* UltraScale -1LV スピード グレード デバイスのサポートを追加

* 一部の GTH トランシーバー コンフィギュレーション プリセットのステータスをアップデート

* ザイリンクス UltraScale アーキテクチャ トランシーバーのユーザー ガイドに従って CPLLRESET の代わりに CPLLPD を駆動するよう、すべての GTY コンフィギュレーションと、Virtex UltraScale ES2 デバイスをターゲットとする GTH コンフィギュレーションで、リセット コントローラー ヘルパー ブロックと CPLL リソース間の接続を変更

* パラメーターのアップデートを通じて GTH および GTY トランシーバーのパフォーマンスを改善

* ウィザード カスタマイズ GUI の [Physical Resources] タブのチャネル図でコンテキスト メニュー オプションが間違ってグレー表示されるというバグを修正

* 今後のデバイスのサポートを単純化するため、Kintex UltraScale デバイスのプロダクション ステートを自動的に判断

UltraScale Soft Error Mitigation (2.0)

* バージョン 2.0 (Rev. 2)

* IP を一般リリース

* プロダクションの KU040、VU095 ES1、KU060 ES2、および KU115 ES2 デバイスでハードウェア検証を実行

* すべてのモノリシック デバイスをサポート

UltraScale FPGA Gen3 Integrated Block for PCI Express (4.0)

* バージョン 4.0

* GT ウィザードを 1.5 バージョンにアップグレード。

* m_axis_cq_tready および m_axis_rc_tready 信号のポート幅を 22 ビットから 1 ビットに変更。

* スタートアップがコアの内部である Tandem コンフィギュレーションに対して、STARTUP プリミティブにアクセスするための非デフォルト ポート startup_cfgclk、startup_cfgmclk、startup_di、startup_eos、startup_preq、startup_do、startup_dts、startup_fcsbo、startup_fcdbto、startup_gsr、startup_gts、startup_keyclearb、startup_pack、startup_usrdoneo、startup_usrcclko、startup_usrcclkts、startup_usrdonets を追加。mcap_eos_out 出力を削除しました。

* デフォルト ポートの cfg_vend_id、cfg_dev_id、cfg_rev_id、および cfg_subsys_id を削除 (これらの信号により、Vivado で生成された synth ラッパーからパラメーター値が取得されるため)。

* トランシーバー デバッグ インターフェイスに非デフォルト入力ポート gt_txinhibit を追加。

* 新しいパッケージ flvb1760、ffvd1517、ffvc1517、flva2104、flvd1517、および flvb2104 のサポートを追加

* xcku115、xcvu125、xcvu160、および xcvu190 で PCIe を介した Tandem およびパーシャル リコンフィギュレーション (PR) のサポートをイネーブル。

* Tandem PCIe および Tandem PROM の選択を 1 つの Tandem 選択に統合。これにより、RTL、制約、および mcap_design_switch 出力の動作が多少変更されています。

* PCIe を介する PR コンフィギュレーションで、PCIe インターフェイスへの分離マルチプレクサーを非適用。PR の分離はユーザー デザインで管理する必要があります。

* Gen2 スピードに対して PLL_TYPE を選択できるようにするために、CPLL (オプション) および QPLL1 (デフォルト) という GUI オプションを追加

* Gen3 x1/x2/x4 に対して CORE_CLK_FREQ を選択できるようにするために、250MHz (デフォルト) および 500MHz (オプション) という GUI オプションを追加

* 挿入損失のデフォルト値を 20db から 15db に変更。

* すべてのコンフィギュレーションで GTWIZARD をデフォルトに設定。

* プロダクション デバイスおよび VU095-ES2 で CPLL キャリブレーション モジュールを削除。

* sys_rst バッファーに BUFG_GT_SYNC マクロを追加。

* シミュレーションを高速化するために sim ラッパー ファイルに PL_SIM_FAST_LINK_TRAINING パラメーターを追加。

* bram_req_8k.v (REQUEST) を追加し、BRAM WE/RE に関する変更を適用。

* エンドポイントおよび Verilog/VHDL のみコンフィギュレーションに対して、合成後/インプリメンテーション後のネットリストの論理シミュレーションのサポートを追加。このリリースのルートポート コンフィギュレーションおよび外部 PIPE モード シミュレーションではサポートされていません。

* BAR1 および BAR3 に対して 64 ビットをイネーブルにするユーザー パラメーターを削除

* スピードグレード -1LV に対して 250MHz ユーザー クロック/軸のサポートを削除

VIO (Virtual Input/Output) (3.0)

* バージョン 3.0 (Rev. 7)

* CDC に対するシンクロナイザーを追加

Video Deinterlacer (4.0)

* バージョン 4.0 (Rev. 8)

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Video In to AXI4-Stream (3.0)

* バージョン 3.0 (Rev. 7)

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale プロダクションをサポート

Video On Screen Display (6.0)

* バージョン 6.0 (Rev. 8)

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

Video Scaler (8.1)

* バージョン 8.1 (Rev. 5)

* プロダクション ステータスの Kintex UltraScale デバイスをサポート

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

Video Timing Controller (6.1)

* バージョン 6.1 (Rev. 5)

* ジェネレーター クロック イネーブルがトグルされると発生する垂直タイミング生成問題を修正

* プログレッシブとインターレースの間でモードを切り替えると発生するフィールド ID タイミング生成問題を修正

* 合成警告を削減するために冗長な ASYNC_REG 属性を修正

* クロック インターフェイスに FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

* Kintex UltraScale プロダクションをサポート

Video over IP FEC Receiver (1.0)

* バージョン 1.0

* 初期リリース

Video over IP FEC Transmitter (1.0)

* バージョン 1.0

* 初期リリース

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (4.0)

* バージョン 4.0

* m_axis_cq_tready および m_axis_rc_tready の幅を 22 ビットから 1 ビットに変更。

* 非デフォルトの入力ポート pipe_txinhibit を追加。

* xc7vh580t および xc7vh870t デバイスに対し FLG パッケージのサポートを追加。

* RP コンフィギュレーションの共通ロジックのサポートを追加。

* [External Pipe Interface as Master for Rootport] コンフィギュレーションと [Slave for Endpoint and Legacy Endpoint] コンフィギュレーションを修正。

* BUFG の使用を 1 つ削減。

Viterbi Decoder (9.1)

* バージョン 9.1 (Rev. 2)

* 今後のデバイスのベータ サポートを提供

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

XADC Wizard (3.0)

* バージョン 3.0 (Rev. 7)

* GUI をアップデート。機能上の変更はありません。

XAUI (12.2)

* バージョン 12.2

* Kintex UltraScale プロダクションをサポート

* Virtex UltraScale GTYE3 トランシーバーのサポートを追加

* UltraScale デバイスの場合に、コアで使用されるトランシーバーの基準クロック周波数を選択するオプション (125MHz、156.25MHz、または 312.5MHz) を追加。

* UltraScale デバイスの場合に、コア インスタンスごとにトランシーバー ロケーションを選択できる GUI オプションを追加

* UltraScale デバイスの場合に、近端ループバックへと入力してループバック モードを近端 PCS ループバックに切り替えた後、トランシーバー GTRXRESET を発行

* コアで使用されるトランシーバー DRP のクロック周波数を入力する GUI オプションを追加

* オプションのトランシーバー制御およびステータス ポートからトランシーバー Rx PRBS 機能をイネーブルにすると、レーン アライメントが失われていても周期的トランシーバー RX リセットが行われないように設定

* トランシーバー制御およびステータス ポート : gt_txinhibit および gt_pcsrsvdin[] を追加

* 最新版の GT UltraScale Wizard v1.5 を使用するようアップデート

* 最新版の 7 Series Transceiver Wizard v3.5 を使用するようアップデート。

* GTXE2 および GTHE2 7 シリーズ トランシーバーの場合、Transceiver Wizard アップデートにより Rx イコライザーのモードを DFE から LPM に変更。

YCrCb to RGB Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 5)

* Vivado では 32 ビット OS サポートが停止されたため、32 ビット OS 用の C モデルの提供を中止

* FREQ_HZ パラメーターを追加することにより独立したクロック周波数設定をイネーブル

ZYNQ7 Processing System (5.5)

* バージョン 5.5 (Rev. 1)

* セキュアおよび非セキュアに対するサポートと機能を追加

* ワイヤ ENET0_GMII_TX_EN_i を削除

* ワイヤ ENET0_GMII_TX_ER_i を接続。信号は Low に接続されていました。

* TRACE_CTL_PIPE に対する機能を追加

* セキュア/非セキュア アクセス コンフィギュレーションをイネーブルにするオプションを [General settings] に追加

* 変更されたスケールと正しい値に合わせて DDR トレーニング ボードの詳細をアップデート

* トレースがディスエーブルになっている場合に TPIU CurrentSize レジスタ (0xF8803004) への書き込みを削除

* ユーザーの選択肢に基づいてトレース パイプライン幅をダイナミックに設定

* トレース制御およびデータ レジスタに対して keep オプションを追加

* JTAG OBUF がディスエーブルになっている場合に PJTAG_TDO を 0 に設定

ZYNQ7 Processing System BFM (2.0)

* バージョン 2.0 (Rev. 3)

* 変更なし

axi_sg (4.1)

* バージョン 4.1 (Rev. 1)

* AXI SG で 64 ビット アドレス BD をサポート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

interrupt_controller (3.1)

* バージョン 3.1 (Rev. 1)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

lib_bmg (1.0)

* バージョン 1.0 (Rev. 1)

* BMG 変更に従って新しいポートを持つように最上位ファイルをアップデート

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

lib_cdc (1.0)

* バージョン 1.0 (Rev. 1)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

lib_fifo (1.0)

* バージョン 1.0 (Rev. 1)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

lib_pkg (1.0)

* バージョン 1.0 (Rev. 1)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

lib_srl_fifo (1.0)

* バージョン 1.0 (Rev. 1)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
63402 JESD204 v6.0 - Rx Link Error Status auto-clear issue N/A N/A
AR# 64619
日付 10/01/2015
ステータス アーカイブ
種類 リリース ノート
ツール