UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64754

Vivado 2014.3 Block Memory Generator - Block Memory Generator で ECC を使用する SPD モードを使用するとシミュレーションが一致しない

説明

Block Memory Generator v8.2 で、ECC を使用する SPD モードを使用すると、ビヘイビアー シミュレーションと合成後の論理シミュレーションが一致しません。

ソリューション

Vivado 2014.3 では BRAM プリミティブの消費電力量が抑えられるよう改善されています。

Block Memory Generator コアで ECC を使用する SPD モードを使用する場合、書き込み操作で WEA の代わりに ENA が使用されるべきです。

この変更がビヘイビアー シミュレーションで反映されていません。

WEA ポートが以前のバージョンのコア同様の動作をしてしまいます。

このモデルは Vivado 2015.3 で修正されています。

2015 年 4 月 1 日にリリースされた PG058 の図 3-30 に示されているように、書き込み操作で ENA を使用して WEA をアサートする必要があります。

AR# 64754
日付 02/02/2016
ステータス アクティブ
種類 一般
IP
  • Block Memory Generator
このページをブックマークに追加