UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64778

UltraScale/UltraScale+ Memory IP - バンク プランナーの自動割り当てを使用していると、メモリ ポートがハーフ バンクにフィットしないときにエラー メッセージが表示されない

説明

問題の発生したバージョン: v7.0

修正バージョン: (Xilinx Answer 58435) を参照

バンク プランナーで自動割り当てコントローラーを使用しています。

2 バイトあるハーフ バンクがコントローラーに選択されている場合、コントローラーのポートがすべて配置されるわけではなく、またエラー メッセージも出力されません。

次のようなエラー メッセージが表示されるべきです。

[u_my_mig] Could not auto place in the given bank(s): . At least 1 banks are required for auto placement with sufficient number of unassigned pins.

ソリューション

この問題は今後のリリースで修正される予定です。

それまでは、バンク内でバイトを主導で割り当てる必要があり、また、自動割り当てコントローラーを使用しないでください。

改訂履歴

2015/06/24 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 64778
日付 01/12/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP
このページをブックマークに追加