UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64814

SRIO Gen2 v3.2 : A7 GTP の IP コア アップデート

説明

SRIO Gen2 IP コアには A7 GTP のアップデートが必要です。

Vivado バージョン : 2014.3 ~ 2015.2
SRIO コア バージョン : srio_gen2_v3_2、srio_gen2_v3_3 (全バージョン)、および Vivado 2015.2 でリリースされたコア バージョン

  • A7 デバイスの SRIO GT ラッパーにソフト リセット接続がありません。
  • GT 共通ファイルに CPLLPD アップデートが存在しません。(Xilinx Answer 59294) を参照してください。

ソリューション

このアンサーに添付されている暗号化されたファイルは、現在の A7 デバイスに適用されます。

次の手順に従ってください。


  1. 次の Vivado IP ディレクトリにある a7_gtpe2_common_v.ttcl ファイルを、このアンサーに添付されているファイルで置換します。

    srio_gen2_vx_y/ejava_include/example_design/a7_gtpe2_common_v.ttcl

  2. 次の Vivado IP ディレクトリにある srio_gt_a7_v.ttcl ファイルを、このアンサーに添付されているファイルで置換します。

    srio_gen2_vx_y/ejava_include/srio_gt_wrappers/a7/srio_gt_a7_v.ttcl
     
  3. Vivado を開き、A7 デバイスをターゲットとするシンプルなデザインを作成し、srio_gen2 コアをターゲットにします。
     
  4. コア コンフィギュレーションが完了したら、サンプル デザインを作成します。
     
  5. サンプル デザイン ウィンドウで srio_gt_wrapper_<instance_name>_<width>.v を開き、soft_reset_in_sync 信号が <instance_name>_init インスタンスの soft_reset_in 信号に接続されていることを確認します。
     
  6. Vivado プロジェクトのサンプル デザインの IP ソース ファイル <component_name>_a7_gtpe2_common.v を開き、PLL0RESET 接続があるかどうかを確認します。

    pll0_reset_i に接続されている必要があります。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
a7_gtpe2_common_v.ttcl 1 KB TTCL
srio_gt_a7_v.ttcl 5 KB TTCL

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54648 LogiCORE IP Serial RapidIO Gen2 - Vivado 2013.1 およびそれ以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 64814
日付 10/01/2015
ステータス アクティブ
種類 既知の問題
IP
  • Serial RapidIO
このページをブックマークに追加