UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 65074

AXI Bridge for PCIe Gen3 (Vivado 2015.2) - 間違った tkeep 値が TSK_TX_MEMORY_WRITE_32 で使用される

説明

問題の発生したバージョン : v1.1 (Rev1)

修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 61898)
を参照

AXI Bridge for PCIe Gen3 サンプル デザインのルート ポート (RP) モデルでは、メモリ書き込み要求パケットが正しく送信されません。これは、RP がアドレスに揃えられるモードに設定されており、s_axis_rq_tkeep の値が固定されているためです。

ソリューション

これは既知の問題で、次のコア リリースで修正される予定です。

現在のリリースでこの問題を修正するには、次のように pcie_exp_usrapp_tx.v を変更してください。

行 1355 :

変更前 :

                          1 : begin len_i_c = len_i_c - 1;  end  // D0---------
                          2 : begin len_i_c = len_i_c - 2;  end  // D0-D1--------
                          3 : begin len_i_c = len_i_c - 3;  end  // D0-D1-D2-------
                          4 : begin len_i_c = len_i_c - 4;  end  // D0-D1-D2-D3------
                          5 : begin len_i_c = len_i_c - 5;  end  // D0-D1-D2-D3-D4-----
                          6 : begin len_i_c = len_i_c - 6;  end  // D0-D1-D2-D3-D4-D5--
                          7 : begin len_i_c = len_i_c - 7;  end  // D0-D1-D2-D3-D4-D5-D6
                          0 : begin len_i_c = len_i_c - 8;  end  // D0-D1-D2-D3-D4-D5-D6-D7----

変更後 :

                          1 : begin len_i_c = len_i_c - 1; s_axis_rq_tkeep <= #(Tcq) 8'h01; end  // D0---------
                          2 : begin len_i_c = len_i_c - 2; s_axis_rq_tkeep <= #(Tcq) 8'h03; end  // D0-D1--------
                          3 : begin len_i_c = len_i_c - 3; s_axis_rq_tkeep <= #(Tcq) 8'h07; end  // D0-D1-D2-------
                          4 : begin len_i_c = len_i_c - 4; s_axis_rq_tkeep <= #(Tcq) 8'h0F; end  // D0-D1-D2-D3------
                          5 : begin len_i_c = len_i_c - 5; s_axis_rq_tkeep <= #(Tcq) 8'h1F; end  // D0-D1-D2-D3-D4-----
                          6 : begin len_i_c = len_i_c - 6; s_axis_rq_tkeep <= #(Tcq) 8'h3F; end  // D0-D1-D2-D3-D4-D5--
                          7 : begin len_i_c = len_i_c - 7; s_axis_rq_tkeep <= #(Tcq) 8'h7F; end  // D0-D1-D2-D3-D4-D5-D6
                          0 : begin len_i_c = len_i_c - 8; s_axis_rq_tkeep <= #(Tcq) 8'hFF; end  // D0-D1-D2-D3-D4-D5-D6-D7----


行 1365 :

変更前 :

      len_i_c = len_i_c - 8;

変更後 :

      begin len_i_c = len_i_c - 8; s_axis_rq_tkeep <= #(Tcq) 8'hFF; end

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。


改訂履歴

2015/08/19 - 初版

AR# 65074
日付 08/26/2015
ステータス アクティブ
種類 既知の問題
IP
  • AXI PCIe Gen3
このページをブックマークに追加