AR# 65077

2015.2 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーは、Vivado 2015.1 での IP 変更をすべて 1 つにまとめたもので、Vivado Design Suite をインストールする前にすべての IP 変更をここで確認できます。

ソリューション

(c) Copyright 2015 Xilinx, Inc. All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER

This disclaimer is not a license and does not grant any rights to the materials distributed herewith.

Except as otherwise provided in a valid license issued to you by Xilinx, and to the maximum extent permitted by applicable law:

(1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;

and

(2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same.

CRITICAL APPLICATIONS

Xilinx products are not designed or intended to be fail-safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or another applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications").

Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.

100G Ethernet (1.6)

* バージョン 1.6

* サンプル デザインのコードの最適化

* シンプレックス TX/RX 用 AXI4 Lite ユーザー インターフェイス TX/RX

10G Ethernet MAC (15.0)

* バージョン 15.0 (Rev. 1)

* コンフィギュレーション ベクター使用時の PFC リフレッシュ値の不正なマップを修正

* マップされていない AXI-Lite アドレス空間 (0x320-0x3FC) における s_axi_rvalid の不正な使用を修正

* Length フィールドの位置が切り捨て誤差に影響をおよぼし得る拡張 VLAN RX を修正

* 4 つを越える VLAN ヘッダーを持つフレームが不正に受信され得るスタックド VLAN RX の問題を修正

* コーナー ケースの TX の問題を修正 - フレーム サイズがわずかに大きすぎ、AXI4 Stream で tlast 信号が送出されない

* コーナー ケースの TX の問題を修正 - ショート フレーム (16-20 バイト) が原因で後続フレームのカスタム プリアンブルが不正となる可能性がある

* TX の問題を修正 - tx_axis_tvalid がディアサートされないショート フレーム (16-20 バイト) が、前のフレームの最後に影響をおよぼす可能性がある

* ユーザー プログラマブルの IFG 値を 0xFC (1008 バイト) の最大値に制限

* 統計レジスタ用に AXI4-Lite アドレスのデコード ロジックを変更し、IES ビヘイビアー シミュレーションにおけるレース コンディションを回避

* TX のバイトが有効となる統計ベクター ビットの精度を向上

* TLAST の後に TREADY に正しく応答するよう 64 ビットのサンプル デザインの FIFO をアップデート

10G Ethernet PCS/PMA (10GBASE-R/KR) (6.0)

* バージョン 6.0 (Rev. 1)

* オートネゴシエーション FSM がツールで正しく認識されるようにする

* 7 シリーズ GTHE2 トランシーバーのパラメーターにアップデート

* 32 ビットコア向けに configuration_vector の pcs_loopback ビットにシンクロナイザーを追加

* サンプル デザインの最上位レジスタすべてにプリセットを追加

* UltraScale デバイスのトレーニング ブロックで時間が長すぎる (2 倍) ウェイト タイマーを修正

* 最後のビットストリームで正しいタイマー値が常に得られるように sim_speedup_control ロジックをアップデート

10G Ethernet Subsystem (3.0)

* バージョン 3.0 (Rev. 1)

* GTYE3 順列の 1588 送信タイムスタンプ調整制御レジスタのデフォルト値をアップデート。

* GTYE3 順列の 1588 RX 固定レイテンシ MDIO レジスタのデフォルト値をアップデート

* 10GBASE-KR オートネゴシエーション FSM がツールで正しく認識されるようにする

* 7 シリーズ GTHE2 トランシーバーのパラメーターにアップデート

* 32 ビットコア向けに configuration_vector の PCS ループバック ビットにシンクロナイザーを追加

* UltraScale デバイスの 10GBASE-KR トレーニング ブロックで時間が長すぎる (2 倍) ウェイト タイマーを修正

* 最後のビットストリームで正しいタイマー値が常に得られるように sim_speedup_control ロジックをアップデート

* コンフィギュレーション ベクター使用時の PFC リフレッシュ値の不正なマップを修正

* マップされていない AXI-Lite アドレス空間 (0x320-0x3FC) における s_axi_rvalid の不正な使用を修正

* 4 つを越える VLAN ヘッダーを持つフレームが不正に受信され得るスタックド VLAN RX の問題を修正

* コーナー ケースの TX の問題を修正 - フレーム サイズがわずかに大きすぎ、AXI4 Stream で tlast 信号が送出されない

* コーナー ケースの TX の問題を修正 - ショート フレーム (16-20 バイト) が原因で後続フレームのカスタム プリアンブルが不正となる可能性がある

* ユーザー プログラマブルの IFG 値を 0xFC (1008 バイト) の最大値に制限

* 統計レジスタ用に AXI4-Lite アドレスのデコード ロジックを変更し、IES ビヘイビアー シミュレーションにおけるレース コンディションを回避

* TX のバイトが有効となる統計ベクター ビットの精度を向上

* TLAST の後に TREADY に正しく応答するよう 64 ビットのサンプル デザインの FIFO をアップデート

1G/2.5G Ethernet PCS/PMA or SGMII (15.0)

* バージョン 15.0 (Rev. 1)

* トランシーバー コンフィギュレーション プリセットの挿入損失のデフォルト値 (Nyquist 周波数) を変更した結果、ギガビット イーサネット プリセットについて RX イコライゼーション設定のデフォルト値が改善された。現在 DFE ではなく LPM を使用

* vhdl 用に txdiffctrl のデフォルト値を 1000 に修正

32-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 6)

* 変更なし

3GPP LTE Channel Estimator (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

3GPP LTE MIMO Decoder (3.0)

* バージョン 3.0 (Rev. 8)

* 変更なし

3GPP LTE MIMO Encoder (4.0)

* バージョン 4.0 (Rev. 7)

* 変更なし

3GPP Mixed Mode Turbo Decoder (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

3GPP Turbo Encoder (5.0)

* バージョン 5.0 (Rev. 7)

* 変更なし

3GPPLTE Turbo Encoder (4.0)

* バージョン 4.0 (Rev. 7)

* 変更なし

64-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 6)

* 変更なし

7 Series FPGAs Transceivers Wizard (3.5)

* バージョン 3.5 (Rev. 1)

* XQ7Z045RFG676、XQ7Z100RF1156、XQ7VX690TRF1158 デバイスのサポートを追加

* マスター レーンから始まり個々のレーンのリセットを順次リリースするように GTZ デザインをアップデート

7 Series Integrated Block for PCI Express (3.1)

* バージョン 3.1 (Rev. 1)

* Fixed GTP DRP 書き込みに関する問題 - (Xilinx Answer 62770)

* xq7z100 デバイスのサポートを追加

* EP/Verilogモード、非 PIPE モードのみに対し、合成後/インプリメンテーション後のネットリスト シミュレーションのサポートを追加

AHB-Lite to AXI Bridge (3.0)

* バージョン 3.0 (Rev. 3)

* 変更なし

AXI 1G/2.5G Ethernet Subsystem (7.0)

* バージョン 7.0 (Rev. 1)

* GMII/RGMII モードの UltraScale デバイス - RDY 出力への依存がないようリセット回路を IDELAYCTRL にアップデート

AXI AHBLite Bridge (3.0)

* バージョン 3.0 (Rev. 3)

* 変更なし

AXI APB Bridge (3.0)

* バージョン 3.0 (Rev. 3)

* 変更なし

AXI BFM Cores (5.0)

* バージョン 5.0 (Rev. 6)

* GUI 関連のアップデート

AXI BRAM Controller (4.0)

* バージョン 4.0 (Rev. 4)

* 変更なし

AXI Bridge for PCI Express Gen3 Subsystem (1.1)

* バージョン 1.1 (Rev. 1)

* ext_ch_gt_drpclk 信号にクロック インターフェイスを追加

* xcvu095-ffvc2104、xcvu125-flvc2104、および xcvu190-flga2577 での refclk_ibuf のロケーション制約に関する問題を修正

* コア バウンダリに MSIX インターフェイスを追加

* xq7vx690t-rf1158 デバイスおよびパッケージのサポートを追加

* 出力パケットのタグ管理に関する問題を修正

AXI CAN (5.0)

* バージョン 5.0 (Rev. 8)

* 変更なし

AXI Central Direct Memory Access (4.1)

* バージョン 4.1 (Rev. 5)

* 変更なし

AXI Chip2Chip Bridge (4.2)

* バージョン 4.2 (Rev. 5)

* GUI 関連のアップデート

* サンプル デザインのマイナー アップデート、機能上の変更はなし

AXI Clock Converter (2.1)

* バージョン 2.1 (Rev. 4)

* 変更なし

AXI Crossbar (2.1)

* バージョン 2.1 (Rev. 6)

* 変更なし

AXI Data FIFO (2.1)

* バージョン 2.1 (Rev. 4)

* 変更なし

AXI Data Width Converter (2.1)

* バージョン 2.1 (Rev. 5)

* 変更なし

AXI DataMover (5.1)

* バージョン 5.1 (Rev. 7)

* デバイス サポートを有効にするため変更。機能上の変更はありません。

AXI Direct Memory Access (7.1)

* バージョン 7.1 (Rev. 6)

* 拡張向けサンプル デザインのサポートをマイナー変更 (機能上の変更はなし)

AXI EMC (3.0)

* バージョン 3.0 (Rev. 5)

* メモリ インターフェイス信号の制約をアップデート (機能上の変更はなし)

* axi クロックおよび rdclk が同じソースから接続されるよう、bd に DRC を追加 (機能上の変更はなし)

AXI EPC (2.0)

* バージョン 2.0 (Rev. 8)

* サンプル デザインをマイナー アップデート (機能上の変更はなし)

AXI Ethernet Buffer (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Ethernet Clocking (2.0)

* バージョン 2.0 (Rev. 1)

* 変更なし

AXI EthernetLite (3.0)

* バージョン 3.0 (Rev. 3)

* 変更なし

AXI GPIO (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI HWICAP (3.0)

* バージョン 3.0 (Rev. 9)

* UltraScale+ デバイスのサポートを拡張。機能上の変更はありません。

AXI IIC (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

AXI Interconnect (2.1)

* バージョン 2.1 (Rev. 6)

* 変更なし

AXI Interrupt Controller (4.1)

* バージョン 4.1 (Rev. 4)

* カスタマイズ ダイアログでヘルプの記載を修正

AXI Lite IPIF (3.0)

* バージョン 3.0 (Rev. 2)

* 変更なし

AXI MMU (2.1)

* バージョン 2.1 (Rev. 3)

* 変更なし

AXI Master Burst (2.0)

* バージョン 2.0 (Rev. 6)

* 変更なし

AXI Memory Mapped To PCI Express (2.6)

* バージョン 2.6 (Rev. 1)

* CPU が大きな RP BAR を不必要にエニュメレートしないようにするため、RP BAR を非表示にするオプションを追加

* 4GB の RP BAR を指定するオプションを追加 (4GB BAR が使用されている場合はアドレス変換は行われません)

* PCIe トランザクションの始めに空の S-AXI データ ビートを処理するサポートを追加

* 連続 AXI Lite トランザクションのロックを修正

* PCIe ブリッジへの AXI Lite トランザクションの s_axi_ctl_wstrb 使用ケースを修正

* IPI での ext_ch_gt_drpclk ポートのパラメーター伝搬を修正

* xq7z100 デバイスのサポートを追加

* 合成可能な RP サンプル デザインを追加

AXI Memory Mapped to Stream Mapper (1.1)

* バージョン 1.1 (Rev. 4)

* 変更なし

AXI Performance Monitor (5.0)

* バージョン 5.0 (Rev. 7)

* GUI 関連のアップデート

AXI Protocol Checker (1.1)

* バージョン 1.1 (Rev. 6)

* 変更なし

AXI Protocol Converter (2.1)

* バージョン 2.1 (Rev. 5)

* 変更なし

AXI Quad SPI (3.2)

* バージョン 3.2 (Rev. 4)

* GUI 関連のアップデート

AXI Register Slice (2.1)

* バージョン 2.1 (Rev. 5)

* 変更なし

AXI TFT Controller (2.0)

* バージョン 2.0 (Rev. 9)

* GUI のマイナー アップデート

AXI Timebase Watchdog Timer (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Timer (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Traffic Generator (2.0)

* バージョン 2.0 (Rev. 6)

* 変更なし

AXI UART16550 (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI USB2 Device (5.0)

* バージョン 5.0 (Rev. 6)

* 変更なし

AXI Uartlite (2.0)

* バージョン 2.0 (Rev. 9)

* サンプル デザインのマイナーアップデート。機能上の変更はありません。

AXI Video Direct Memory Access (6.2)

* バージョン 6.2 (Rev. 4)

* デバイス サポートを有効にするため変更。機能上の変更はありません。

AXI Virtual FIFO Controller (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI-Stream FIFO (4.1)

* バージョン 4.1 (Rev. 2)

* 変更なし

AXI4-Stream Accelerator Adapter (2.1)

* バージョン 2.1 (Rev. 4)

* 内部自動化を改善するため変更 (機能上の変更はなし)

AXI4-Stream Broadcaster (1.1)

* バージョン 1.1 (Rev. 5)

* 変更なし

AXI4-Stream Clock Converter (1.1)

* バージョン 1.1 (Rev. 6)

* 変更なし

AXI4-Stream Combiner (1.1)

* バージョン 1.1 (Rev. 4)

* 変更なし

AXI4-Stream Data FIFO (1.1)

* バージョン 1.1 (Rev. 6)

* 変更なし

AXI4-Stream Data Width Converter (1.1)

* バージョン 1.1 (Rev. 4)

* 変更なし

AXI4-Stream Interconnect (2.1)

* バージョン 2.1 (Rev. 6)

* 競合解消を改善するため IP インテグレーター自動化をアップデート。機能上の変更はありません。

AXI4-Stream Protocol Checker (1.1)

* バージョン 1.1 (Rev. 5)

* 変更なし

AXI4-Stream Register Slice (1.1)

* バージョン 1.1 (Rev. 5)

* 変更なし

AXI4-Stream Subset Converter (1.1)

* バージョン 1.1 (Rev. 5)

* 変更なし

AXI4-Stream Switch (1.1)

* バージョン 1.1 (Rev. 5)

* 変更なし

AXI4-Stream to Video Out (3.0)

* バージョン 3.0 (Rev. 7)

* 変更なし

Accumulator (12.0)

* バージョン 12.0 (Rev. 6)

* 変更なし

Adder/Subtracter (加算/減算器) (12.0)

* バージョン 12.0 (Rev. 6)

* 変更なし

Aurora 64B66B (10.0)

* バージョン 10.0 (Rev. 1)

* XQ7Z045RFG676、XQ7Z100RF1156、XQ7VX690TRF1158 デバイスのサポートを追加

Aurora 8B10B (11.0)

* バージョン 11.0 (Rev. 1)

* XQ7VX690T、XQ7Z045 および XQ7Z100 デバイスのサポートを追加

* DRP クロック入力の BUFG を削除

* rxstartupfsm で使用される TXPMARESETDONE は GTP RX 専用のシンプレックス コンフィギュレーション

* シンクロナイザーの set_false_path 制約をアップデート

Binary Counter (12.0)

* バージョン 12.0 (Rev. 6)

* 変更なし

Block Memory Generator (8.2)

* バージョン 8.2 (Rev. 6)

* 内部デバイス ファミリを変更 (機能上の変更はなし)

CIC Compiler (4.0)

* バージョン 4.0 (Rev. 7)

* 変更なし

CORDIC (6.0)

* バージョン 6.0 (Rev. 7)

* 変更なし

CPRI (8.4)

* バージョン 8.4 (Rev. 1)

* 出力 port clk_316_out を追加

* IPI でのすべての入力ポートについてデフォルト値を追加

* xq7z100 デバイスのサポートを追加

* バレル シフトとスピード変更 DRP のアクセス間で発生する競合を解消

* UltraScale デバイスでの DRP アービターへの配線を修正

* -1 スピード グレード デバイス向けに GUI を変更

Chroma Resampler (4.0)

* バージョン 4.0 (Rev. 6)

* 変更なし

Clocking Wizard (5.1)

* バージョン 5.1 (Rev. 7)

* 内部デバイス ファミリを変更 (機能上の変更はなし)

Color Correction Matrix (6.0)

* バージョン 6.0 (Rev. 7)

* 変更なし

Color Filter Array Interpolation (7.0)

* バージョン 7.0 (Rev. 6)

* 変更なし

Complex Multiplier (6.0)

* バージョン 6.0 (Rev. 8)

* UltraScale デバイスをターゲットにした一部の DSP48 乗算器のコンフィギュレーションについて出力パイプラインの幅を修正

Convolution Encoder (9.0)

* バージョン 9.0 (Rev. 7)

* 変更なし

DDS Compiler (6.0)

* バージョン 6.0 (Rev. 9)

* MEX ラッパーを追加

DSP48 Macro (3.0)

* バージョン 3.0 (Rev. 9)

* 「0」の命令有効化を修正

DUC/DDC Compiler (3.0)

* バージョン 3.0 (Rev. 7)

* 変更なし

Discrete Fourier Transform (4.0)

* バージョン 4.0 (Rev. 8)

* Vivado シミュレータのエラボレーション エラーを回避するため内部機能を書き換え機能上の変更はありません。

DisplayPort (6.0)

* バージョン 6.0 (Rev. 1)

* US TX リセットのコネクティビティの問題を修正

* DP RX でシンクロナイザー セルの一部として扱われる重複 XDC を削除

* TX および RX での GT DRP ホスト アクセスの問題を修正

Distributed Memory Generator (8.0)

* バージョン 8.0 (Rev. 8)

* 変更なし

Divider Generator (5.1)

* バージョン 5.1 (Rev. 7)

* MEX ラッパーのデモ ファイルを追加

ECC (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

Ethernet PHY MII to Reduced MII (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

FIFO Generator (12.0)

* バージョン 12.0 (Rev. 4)

* 変更なし

FIR Compiler (7.2)

* バージョン 7.2 (Rev. 3)

* 多相補間コンフィギュレーションについて GUI でレポートされるスタートアップ レイテンシを修正

* UltraScale デバイスについて対称丸めを用いたハーフバンド デシメーションを修正

* データ/係数幅をサポートするために複数の DSP 列が必要となる、収束丸めを用いた多相補間を修正

Fast Fourier Transform (9.0)

* バージョン 9.0 (Rev. 7)

* 変更なし

Fixed Interval Timer (2.0)

* バージョン 2.0 (Rev. 5)

* 変更なし

Floating-point (7.0)

* バージョン 7.0 (Rev. 9)

* UltraScale デバイスにのみ影響をおよぼす倍精度の自然対数演算子におけるレイテンシ割り当てバグを修正。結果、完全にパイプライン化されたレイテンシが 63 から 64 サイクルに増加。

* GUI に半精度機能を追加。幅のカスタマイズはすでに可能となっており、この機能は使いやすさの目的にのみ追加されています。機能上の変更はありません。

* Synopsys VCS で正しいシミュレーションを可能にするため、一部の信号にデフォルト値を追加。機能上の変更はありません。

G.709 FEC Encoder/Decoder (2.2)

* バージョン 2.2

* OTN フレーマー インターフェイスを使用するためのオプションを追加

* TREADY が TVALID の立ち上がりエッジ周辺でディアサートされたときの、OTU4 コンフィギュレーションにおける無効な DSTS TVALID のディアサートをバグ修正

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

* OTU1 統計リファレンス デザインの LFSR シードをバグ修正。LFSR が 0 に固定された。

* 統計リファレンス デザインのスクランブラー リセットをバグ修正。出力確認信号のパイプラインが消去されなかった。

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 9)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 9)

* 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に決定

Gamma Correction (7.0)

* バージョン 7.0 (Rev. 7)

* 変更なし

Gmii to Rgmii (4.0)

* バージョン 4.0

* 変更なし

High Speed SelectIO Wizard (1.1)

* バージョン 1.1 (Rev. 3)

* ポートがテンプレート ファイルに表示される条件を coreinfo.yml でアップデート

* シリアル モードで SELF_CALIBARATE がイネーブル、遅延フォーマットが必ず時間に設定される

IBERT 7 Series GTH (3.0)

* バージョン 3.0 (Rev. 9)

* ラインレートが 11Gbps を越える GT の CFG 値をアップデート

IBERT 7 Series GTP (3.0)

* バージョン 3.0 (Rev. 8)

* 変更なし

IBERT 7 Series GTX (3.0)

* バージョン 3.0 (Rev. 9)

* refclk の順序が下から上に変更された場合、デフォルト値に設定される REFCLK の選択に関する問題を修正

IBERT 7 Series GTZ (3.1)

* バージョン 3.1 (Rev. 7)

* 製品ガイドの URL をアップデート

IBERT UltraScale GTH (1.2)

* バージョン 1.2 (Rev. 1)

* lutram FIFO をリセットするための XSDB レジスタを追加

IBERT UltraScale GTY (1.1)

* バージョン 1.1 (Rev. 1)

* lutram FIFO をリセットするための XSDB を追加

IEEE 802.3bj RS-FEC (1.0)

* バージョン 1.0 (Rev. 1)

* コアのタイミングの改善、LUT 数の低減

ILA (Integrated Logic Analyzer) (5.1)

* バージョン 5.1 (Rev. 1)

* マルチクロック ドメインでの動作時 ILA における一部フォルス パスとなる条件を修正するため、IP XDC をアップデート

* 高速デザイン デバッグ モードにおけるクリティカル警告メッセージを修正するため、IP XDC 制約をアップデート

IOModule (3.0)

* バージョン 3.0 (Rev. 2)

* ボード インターフェイスに対して一般的なプリセット インプリメンテーションを使用 (機能上の変更はなし)

Image Enhancement (8.0)

* バージョン 8.0 (Rev. 7)

* 変更なし

Interlaken (1.6)

* バージョン 1.6

* サンプル デザインのコードの最適化

* 1 ~ 12 のすべてのレーンで 3.125G レーン レートをサポート

* GUI Tab-I に DISABLE SKIP WORD および BYPASS MODE 機能を追加

* GUI Tab-2 でレート リミッター GUI 機能をイネーブル

Interleaver/De-interleaver (8.0)

* バージョン 8.0 (Rev. 6)

* 変更なし

JESD204 (6.1)

* バージョン 6.1 (Rev. 2)

* 9 オクテットを加えた 5 未満のフレームに対する SYNC~ のディアサートによってリンク初期化の問題が発生する可能性がある受信 JESD204 の問題を修正

* SYNC を介するエラー レポートが有効の場合、1 つ余分なフレームに対して Low に保持される SYNC の問題を修正

* AXI-Streaming バスが tx/rx aclk ではなく tx/rx コア クロックに関連付けられてようになった

JESD204 PHY (2.0)

* バージョン 2.0 (Rev. 1)

* 7 シリーズの重複する cpll リセット ロジックを削除。この入力はトランシーバーによって無視されていました。内部ステート マシンで制御。

* PLL LOCK が不明の場合リセット パルスを生成するためのロジックを追加7 シリーズのみ

* AXI4-Lite マネージメント インターフェイスが有効の場合 CPLLPD および QPLLPD のデフォルト値に関する問題を修正。有効でない場合は PLL の電源が切断されます。

JTAG to AXI Master (1.0)

* バージョン 1.0 (Rev. 8)

* 適用数を改善するためコードをクリーンアップ

LMB BRAM Controller (4.0)

* バージョン 4.0 (Rev. 6)

* 変更なし

LTE DL Channel Encoder (3.0)

* バージョン 3.0 (Rev. 7)

* 変更なし

LTE Fast Fourier Transform (2.0)

* バージョン 2.0 (Rev. 8)

* Cadence IES 14.10.011 で正しくシミュレーションを実行するため RTL を書き換え (機能上の変更はなし)

LTE PUCCH Receiver (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

LTE RACH Detector (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

LTE UL Channel Decoder (4.0)

* バージョン 4.0 (Rev. 7)

* 変更なし

Local Memory Bus (LMB) 1.0 (3.0)

* バージョン 3.0 (Rev. 6)

* 変更なし

Mailbox (2.1)

* バージョン 2.1 (Rev. 4)

* カスタマイズ ダイアログでヘルプの記載を修正

Memory Interface Generator (MIG 7 Series) (2.3)

* バージョン 2.3 (Rev. 2)

* DDR3 デュアル ランク UDIMM でのアドレス ミラーリング サポートを追加

* DDR3 AXI、ECC がイネーブルになったデザインのエラーを修正。詳細は、(Xilinx Answer 64421) を参照してください。

Memory Interface Generator (MIG) (7.1)

* バージョン 7.1

* バージョン 7.1 をアップデート

MicroBlaze (9.5)

* バージョン 9.5 (Rev. 1)

* 命令キャッシュ ストリームが不正なキャッシュ ラインをフェッチしないようにする (多くの未処理読み出しアクセスで発生する稀なケース)この問題が発生するバージョンは 9.0、9.1、9.2、9.3、9.4、9.5 で、命令キャッシュ ストリームがイネーブルになっている場合にのみ発生します。

MicroBlaze Debug Module (MDM) (3.2)

* バージョン 3.2 (Rev. 3)

* BSCAN 出力信号の制約を追加。

MicroBlaze MCS (2.3)

* バージョン 2.3 (Rev. 1)

* BSCAN 出力信号の制約を追加

Multiplier (12.0)

* バージョン 12.0 (Rev. 8)

* Cadence IES でのシミュレーション時に発生する問題を回避するため RTL を書き換え。機能上の変更はありません。

* UltraScale デバイスをターゲットにした一部の DSP48 乗算器のコンフィギュレーションについて出力パイプラインの幅を修正

Multiply Adder (3.0)

* バージョン 3.0 (Rev. 6)

* 変更なし

Mutex (2.1)

* バージョン 2.1 (Rev. 4)

* カスタマイズ ダイアログでヘルプの記載を修正

パーシャル リコンフィギュレーション コントローラー (1.0)

* バージョン 1.0

* 変更なし

Peak Cancellation Crest Factor Reduction (6.0)

* バージョン 6.0 (Rev. 1)

* コアの再カスタマイズに関する問題を修正

Processor System Reset (5.0)

* バージョン 5.0 (Rev. 7)

* 変更なし

QSGMII (3.3)

* バージョン 3.3 (Rev. 1)

* トランシーバー コンフィギュレーション プリセットの挿入損失のデフォルト値 (Nyquist 周波数) を変更した結果、QSGMII プリセットについて RX イコライゼーション設定のデフォルト値が改善された。現在 DFE ではなく LPM を使用

RAM-based Shift Register (12.0)

* バージョン 12.0 (Rev. 6)

* 変更なし

RGB to YCrCb Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 5)

* 変更なし

RXAUI (4.3)

* バージョン 4.3 (Rev. 1)

* UltraScale トランシーバーの場合、属性のアップデートにより Rx イコライザーのモードが DFE から LPM に変更

* ビヘイビアー シミュレーションでの X 伝搬を回避するため、初期値を HDL レジスタに追加

* xq7z100rf1156-1I デバイスのサポートを追加

Reed-Solomon Decoder (9.0)

* バージョン 9.0 (Rev. 8)

* 変更なし

Reed-Solomon Encoder (9.0)

* バージョン 9.0 (Rev. 7)

* 変更なし

S/PDIF (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

SMPTE2022-1/2 Video over IP Receiver (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

SMPTE2022-1/2 Video over IP Transmitter (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

SMPTE SD/HD/3G-SDI (3.0)

* バージョン 3.0 (Rev. 5)

* サポート ファミリ リストから Artix-7 ファブリックを用いた Zynq スピード グレード -1 デバイスを削除

SMPTE UHD-SDI (1.0)

* バージョン 1.0

* 変更なし

SMPTE2022-5/6 Video over IP Receiver (5.0)

* バージョン 5.0 (Rev. 1)

* 書き込みトランザクションの MOT サポートを可能にするため、mem_wr_ctrl を拡張

* 回復したパケットがアップデートされる前に欠落したパケットについてスキャンされる FEC パケットを修正

* 欠落したパケットについて出力で NULL パケット挿入を追加

* チャネライザーと sdi_reformatter 間のハンドシェイク同期を修正

SMPTE2022-5/6 Video over IP Transmitter (4.0)

* バージョン 4.0 (Rev. 3)

* FIFO_GEN サブコアはコアで使用されないため削除

SPI-4.2 (13.0)

* バージョン 13.0 (Rev. 6)

* 変更なし

SelectIO Interface Wizard (5.1)

* バージョン 5.1 (Rev. 5)

* 変更なし

Serial RapidIO Gen2 (4.0)

* バージョン 4.0

* [Generate Physical Layer Only] オプションを削除。デフォルトでフル デザインを生成

* SIDE_BAND_SIGNALS および CORE_DEBUG インターフェイスを正しいインターフェイスの関連付け (マスター) でアップデート

* シングル ライセンスのメジャー バージョンにアップデート

Soft Error Mitigation (4.1)

* バージョン 4.1 (Rev. 4)

* 変更なし

System Cache (3.1)

* バージョン 3.1 (Rev. 1)

* 最大 64 ビット アドレスに対処するためアドレス パラメーターの自動割り当てを改善

* DRC チェックおよび AXI インターフェイス データ幅の割り当てを修正

* 最適化されたポートについて異なるキャッシュ ライン長を許可

System Management Wizard (1.2)

* バージョン 1.2 (Rev. 1)

* GUI 関連のアップデート。機能上の変更はありません。

Test Pattern Generator (6.0)

* バージョン 6.0 (Rev. 4)

* 変更なし

Timer Sync 1588 (1.2)

* バージョン 1.2 (Rev. 2)

* 変更なし

Tri Mode Ethernet MAC (9.0)

* バージョン 9.0 (Rev. 1)

* GMII/RGMII モードの UltraScale デバイス - RDY 出力への依存がないようリセット回路を IDELAYCTRL にアップデート

* set_false_path 制約をシンクロナイザー モジュールの入力に追加するため、内部モード以外のモードについてサンプル デザインの XDC ファイルをアップデート

UltraScale FPGAs Transceivers Wizard (1.5)

* バージョン 1.5 (Rev. 2)

* パラメーターをアップデートして GTY トランシーバーのパフォーマンスを改善

* QPLL 温度補償をイネーブルにするため GTH トランシーバーのパラメーターをアップデート、フィードバック分周器の値が 80 を越えた場合 TX と QPLL のカップリング問題に対処するため QPLL 帯域幅を調整

* CPLLPD パルス幅を 2us に拡張して、リセット コントローラー ヘルパー ブロックが信頼性の高くない CPLL リセットを発行するに至る問題を処理

* 一部トランシーバー コンフィギュレーション プリセットの挿入損失のデフォルト値 (Nyquist 周波数) を変更した結果、これらのプリセットについて RX イコライゼーション設定のデフォルト値が改善された (多くの場合 DFE ではなく LPM を使用)

* リリースされた UltraScale アーキテクチャ データシートに示す値と一致するよう、Wizard カスタマイズ GUI でレシーバーとトランスミッター間の PPM オフセット範囲を拡張

UltraScale Soft Error Mitigation (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

UltraScale FPGA Gen3 Integrated Block for PCI Express (4.0)

* バージョン 4.0 (Rev. 1)

* すべての -1 スピード グレードでの x8Gen3 コンフィギュレーションのサポートを追加

* ku035 および vu440 デバイスでの PCIe を介した Tandem および PR のサポートを追加

* STARTUP I/O ポート幅を調整

* xcvu095-ffvc2104、xcvu190-flga2577 および xcvu125-flvc2104 での refclk_bufi のロケーション制約に関する問題を修正

* コールド リブート時に発生するリンク トレーニング エラーを修正 (Xilinx Answer Record - 64404)

VIO (Virtual Input/Output) (3.0)

* バージョン 3.0 (Rev. 8)

* 1 ビット プローブの制御セット最適化を回避するためにアップデート

Video Deinterlacer (4.0)

* バージョン 4.0 (Rev. 8)

* 変更なし

Video In to AXI4-Stream (3.0)

* バージョン 3.0 (Rev. 7)

* 変更なし

Video On Screen Display (6.0)

* バージョン 6.0 (Rev. 8)

* 変更なし

Video Scaler (8.1)

* バージョン 8.1 (Rev. 5)

* 変更なし

Video Timing Controller (6.1)

* バージョン 6.1 (Rev. 5)

* 変更なし

Video over IP FEC Receiver (1.0)

* バージョン 1.0

* 変更なし

Video over IP FEC Transmitter (1.0)

* バージョン 1.0 (Rev. 1)

* RAM でのメモリ競合の問題を回避するためにアップデート

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (4.0)

* バージョン 4.0 (Rev. 1)

* RP コンフィギュレーション サンプル デザインの合成リストから EP モデルのユーザー アプリケーション ファイルを削除

* xq7vx690t-rf1158 のサポートを追加

Viterbi Decoder (9.1)

* バージョン 9.1 (Rev. 3)

* VCS を使用して正しいビヘイビアー シミュレーションを実行するため、内部コードを書き換え

XADC Wizard (3.1)

* バージョン 3.1

* -2L スピード グレード デバイスの VCCINT および VCCBRAM のアラーム制限を修正

XAUI (12.2)

* バージョン 12.2 (Rev. 1)

* UltraScale トランシーバーの場合、属性をアップデートすると Rx イコライザーのモードが DFE から LPM に変更される

* 20Gbps デバイス サポートの見直し (サポートされるスピード グレードの 7 シリーズ デバイスで ffv および fbv パッケージのサポートをイネーブルにするなど)

* xq7z100rf1156-1I デバイスのサポートを追加

YCrCb to RGB Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 5)

* 変更なし

ZYNQ7 Processing System (5.5)

* バージョン 5.5 (Rev. 1)

* 変更なし

ZYNQ7 Processing System BFM (2.0)

* バージョン 2.0 (Rev. 4)

* バグを修正

axi_sg (4.1)

* バージョン 4.1 (Rev. 1)

* 変更なし

interrupt_controller (3.1)

* バージョン 3.1 (Rev. 1)

* 変更なし

lib_bmg (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

lib_cdc (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

lib_fifo (1.0)

* バージョン 1.0 (Rev. 2)

* UltraScale+ デバイスのサポートを拡張

lib_pkg (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

lib_srl_fifo (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし


AR# 65077
日付 10/01/2015
ステータス アーカイブ
種類 リリース ノート
ツール