AR# 65228

GTH トランシーバーを使用して COMMON ブロックを共有する方法

説明

このアンサーでは、UltraScale GTH トランシーバーの COMMON ブロックを共有するために使用されるプロセスについて説明します。

2 つの異なる 10 レーン プロトコルを例として使用します。

原則は、GTY トランシーバーにも適用されます。

ソリューション

トランシーバーの COMMON ブロックの共有

UltraScale GTH/GTY トランシーバーの COMMON ブロックには、それぞれが無関係の基準クロックおよびデータ レートを使用しながら、複数のプロトコルが同じグループで動作できるようにする PLL がいくつも含まれています。

共有された COMMON を含むデザインを、GT Wizard および関連サンプル デザインを使用して構築するプロセスは、完全には自動化されていないため、アドバンス ユーザー向けです。

このフローでは、それぞれが無関係の基準クロックを使用している 2 つのグループ (グループにつき 10 個の GT) の場合を示しています。

20 個の GTH は、5 つの GTH COMMON ブロックに分けられています。セットアップは図 1 に示されています。

基準クロックの共有が SLR の境界を超えないようにしてください。

GTY を使用する場合、基準クロックでは、16.3Gbps を超えるライン レートがサポートされません。



図1 : COMMON ブロック共有用のセットアップ

概要

サンプル デザインまたはコアにさまざまなヘルパー ブロックを含めるための GT Wizard オプションを使用すると、これを実現できますが、その方法はいくつもあります。
この例では、複数の状況に該当するオプションに対するサンプル デザイン設定を使用します。
まず、10 レーンすべてで GT コンフィギュレーションを継続して維持し、一部のレーンで不一致が発生する可能性を避ける必要があります。
次に、プロセスが明確に文書化および説明されている必要もあります。
最後に、基本的なコンポーネントをほかの人が再利用できる必要もあります。

要約すると、このプロセスでは、GT Wizard を使用して 2 つの 10 レーン インターフェイスを構築し、サンプル デザインに COMMON ブロックが含まれていることと、セカンダリ PLL 機能がイネーブルになっていることを確認します。
その後、これらのサンプル デザインを、最上位デザインおよび共有の共通ラッパー ファイル (各 COMMON ブロックに対して個々にインスタンシエーションが含まれている) に統合します。
次に、必要な信号を、COMMON ブロックから最上位、GT チャネル、およびヘルパー ブロックに接続します。
IP カスタマイズおよびデザイン構築のプロセスの詳細は、次のセクションで説明します。

IP カスタマイズ

10 レーン インターフェイスをそれぞれカスタマイズするプロセスは、次のとおりです。

まずは、セカンダリ PLL オプションを含む OTL4.10 コアをカスタマイズします。

OTL4.10 コアのカスタマイズ

1. UltraScale Transceiver Wizard を開きます。


2. 該当のプルダウン メニューから、GTH: OTL4.10 アイテム、QPLL1、および 349MHz の refclk をそれぞれ選択します。


3. [Physical Resources] タブで、適切な GT、refclk ソース、マスター チャネル、および DRP clk 周波数を選択します。


4. [Optional Features] タブで [Advanced clocking] を展開し、[Enable secondary QPLL] をオンにします。

GT の 2 つ目のセットに対して、ライン レートおよび refclk 周波数を入力します。


5. [Structural Options] タブで、トランシーバー COMMON がサンプル デザインの一部であることを確認します。


6. [OK] をクリックし、コアのカスタマイズを完了します。

10x12.5G コアのカスタマイズ

7. ここでは、最初から作成できるテンプレートを使用して、次のようにカスタマイズします。

a. [Basic] タブ
  1. 12.5Gb/s のラインレート
  2. QPLL0
  3. 250MHz の Refclk

b. [Physical Resources] タブ
  1.   GT、関連 refclk、マスター チャネル、DRP clk 周波数を選択します。

c. [Optional Features] タブ
  1.   設定はデフォルトのままにします。

d. [Structural Options] タブ
  1. COMMON がサンプル デザインに含まれていることを確認します。

デザインの構築

8. 各 IP に対して、サンプル デザインを開きます。
9. 各サンプル デザイン インスタンシエーションを含む最上位ラッパーを生成します。
10. GTH_COMMONS.v という新しいファイルを作成します。

例として作成したファイルが、このアンサーに添付されています。説明は、下の図を参照してください。

COMMON 1 は、 [Enable Secondary PLL] オプションが選択されている OTL4.10 バージョンに対応しています。

X0Y0 および X0Y1 に対しては、COMMON 1 または COMMON 2 のいずれかを使用できます。


注記 : X0Y2 が COMMON 1 であり、[Enable Secondary PLL] が選択されていることを確認してください。

11. 10 個の GT を含む各セットに対し、example_wrapper_inst 階層レベル内で、対応する PLL 信号をワイヤ アウトし、次のとおりに GTH_COMMONS へ接続します。

GT 番号は、コアに接続されているバスのインデックスに対応しています。

65228.PNG

検証

上記の方法は、Vivado 2015.2 を使用して検証済みです。

デザインは正しく配線されており、正しい回路図となっています。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
gth_commons.v 18 KB V
AR# 65228
日付 08/28/2015
ステータス アクティブ
種類 一般
デバイス
ツール
IP