AR# 65240

Zynq-7000 SoC のデザイン アドバイザリ - PS eFUSE インテグリティのためのパワーオン/オフ シーケンス要件

説明

特定の条件下でパワーオン/パワーオフ中に、Zynq-7000 SoC PS eFUSE 設定のインテグリティに影響が発生する可能性があります。

次のすべての状況が発生する場合、Zynq-7000 SoC PS eFUSE 設定のインテグリティに影響が発生する可能性があります。

  1. 推奨されるパワーオン/パワーオフ シーケンスに従っていない
  2. パワーオン/パワーオフ中に PS_CLK が動作している
  3. PS パワーオン中に PS_POR_B が要件どおりにアサートされないか、パワーオフ中に PS_POR_B がアサートされない

次のような問題が発生する可能性があります。

  • RSA 認証が意図せずイネーブルになるか、または RSA PPK ハッシュ値が不正であるために、ブートできない
  • OCM ROM 128KB CRC チェックが意図せずイネーブルになるため、ブート時間が予測よりも長くなる
  • 意図しない書込み保護設定または空白チェック エラーのため、PS eFUSE プログラミング中にエラーが発生する

ソリューション

Zynq-7000 SoC デザインで PS eFUSE のインテグリティに影響が発生する可能性があるかどうかを評価する必要があります。

影響の可能性を評価する方法は、次のセクションを参照してください。

パワーオン中にデザインが影響を受けるかどうかを確認する方法

次のパワーオン テストすべての答えが「いいえ」の場合は、パワーオン中に PS eFUSE のインテグリティに影響が発生する可能性があります。

詳細は、下記の「既存ボード デザインに対してさらに解析が必要な場合」セクションを参照してください。

  • パワーオン テスト 1: PS_POR_B は、データシートのパワーオン要件に従っていて、VCCPINT、VCCPAUX 。および VCCO_MIO0 が最小電圧レベルに到達するまで Low にアサート (GND) されていますか。「はい」の場合は影響はありません。ソリューション 1 を参照してください。
  • パワーオン テスト 2: VCCPINT が 0.80V になるまで PS 基準クロック (PS_CLK) は非アクティブですか。「はい」の場合は影響はありません。ソリューション 2 を参照してください。
  • パワーオン テスト 3: 電源供給シーケンスは推奨されるパワーオフ シーケンス (1: VCCPINT、2: VCCPAUX、3: VCCO_MIO0) に従っていますか。
    VCCPINT は VCCPAUX が 0.70V に、VCCO_MIO0 が 0.90V に到達するよりも前に 0.8V になっている必要があります。
    「はい」の場合は影響はありません。ソリューション 3 を参照してください。


 

パワーオフ中にデザインが影響を受けるかどうかを確認する方法

次の 4 つのパワーオフ テストすべての答えが「いいえ」の場合は、パワーオフ中に PS eFUSE インテグリティに影響が発生する可能性があります。

詳細は、下記の「既存ボード デザインに対してさらに解析が必要な場合」セクションを参照してください。

  • パワーオフ テスト 1: PS_POR_B は VCCPINT が 0.80V に到達するより前にアサートされ (GND)、VCCPINT が 0.40V より下がるか、VCCPAUX が 0.70V より下がるか、VCCO_MIO0 が 0.90V より下がるまでアサートされたままですか。
    「はい」の場合は影響はありません。ソリューション 4 を参照してください。
  • パワーオフセット テスト 2: PS 基準クロック (PS_CLK) は VCCPINT が 0.80V に到達する前は非アクティブですか。
    「はい」の場合は影響はありません。ソリューション 5 を参照してください。
  • パワーオフ テスト 3: 電源供給シーケンスは推奨されるパワーオフ シーケンス (1: VCCO_MIO0、2: VCCPAUX、3: VCCPINT) に従っていますか。つまり、VCCPINT が 0.80V に到達する前に VCCO_MIO0 が 0.90V に到達するか、VCCPAUX が 0.70V に到達しますか。
    「はい」の場合は影響はありません。ソリューション 6 を参照してください。
  • パワーオフ テスト 4: PS_POR_B はディアサートされたまま (VCCO_MIO0) で、VCCPINT、VCCPAUX 、および VCCO_MIO0 の電圧ランプ ダウンプは、少なくとも 1 つがそれぞれ 0.40V、0.70V、および 0.90V に到達して、それより低い値で維持されるまでは、「単調」ですか。
    「はい」の場合は影響はありません。ソリューション 7 を参照してください。

 

このような状況のシステムの場合の PS eFUSE のインテグリティの確認方法

PS eFUSE 配列を読み込んで PS eFUSE 設定が予測される設定と異なっているかどうかを判断する XML スクリプトがこのアンサーの「添付ファイル」セクションにあります。

添付ファイルに含まれる ReadMe.txt ファイルの手順に従ってください。

既存のボード デザインに対してさらに解析が必要な場合

既存のボード デザインにさらに解析が必要な場合は、ザイリンクス サポートのサービス リクエストからケースを開いて、次の情報を提供してください。

  • 問題が発生している場合はその状況
  • 問題がある場合は、PS eFUSE 配列状態 (ps_efuse.log ファイル) が必要です。
    添付の zynq_efuse_read_normal.zip ユーティリティを実行すると取得できます。「添付ファイル」を参照してください。
  • PS_POR_B、VCCPINT、VCCPAUX、VCCO_MIO0
    の 4つのチャネルのスコープ ショット
    • パワーオン シーケンスを拡大表示
    • パワーオフ シーケンスを拡大表示
  • パワーオンおよびパワーオフ用の 1 つまたは複数の上記チャネルに関連する PS_CLK アクティビティのスコープ ショット

PS eFUSE のインテグリティを保持にするために使用可能なソリューション

PS eFUSE のインテグリティを保持するソリューションは複数あります。PS eFUSE インテグリティを保持するには、少なくとも 1 つのパワーオン ソリューションと、少なくとも 1 つのパワーオフ ソリューションを使用する必要があります。

これらのソリューションは、次のカテゴリに分類されます。

  • パワーオン (ソリューション 1) およびパワーオフ(ソリューション 4) のランプ段階で PS_POR_B を制御
  • パワーオン (ソリューション 2) およびパワーオフ(ソリューション 5) のランプ段階で PS_CLK を制御
  • パワーオン (ソリューション 3) およびパワーオフ(ソリューション 6) シーケンスを制御

パワーオンのソリューション 1 :

データシートの PS_POR_ 要件が満たされるようにします。
PS_POR_B は、VCCPINT、VCCPAUX および VCCO_MIO0 が最小動作レベルに到達するまでアサートされるようにする必要があります。

また、(Xilinx Answer 63149) については、データシートのPS リセット アサーションのタイミング要件を参照してください。




パワーオンのソリューション 2 :

VCCPINT > 0.80V になるまで PS 基準クロック (PS_CLK) をディスエーブルにします。


 

パワーオンのソリューション 3 :

データシートの推奨される PS パワーオン シーケンスに従ってください。

特に、PS eFUSE のインテグリティを保持するためには、VCCPAUX が 0.70V に、VCCO_MIO0 が 0.90V に到達する前に VCCPINT が 0.8V になっている必要があります。


 

パワーオフのソリューション 4 :

VCCPINT が 0.80V に到達する前に PS_POR_B が GND にアサートされ、VCCPINT が 0.40V 未満になるか、VCCPAUX が 0.70V 未満になるか、VCCO_MIO0 が 0.90V 未満になるまでアサートに保持します。


 

パワーオフのソリューション 5 :

VCCPINT < 0.80V になる前に PS 基準クロック (PS_CLK) をディスエーブルにします。


 

パワーオフのソリューション 6 :

データシートの推奨される PS パワーオフ シーケンスに従ってください。

特に PS eFUSE インテグリティのためには、VCCPINT が 0.80V に到達する前に VCCO_MIO0 が 0.90V に到達するか、VCCPAUX が 0.70V に到達するようにする必要があります。


 

パワーオフのソリューション 7 :

パワーオフ テスト : PS_POR_B はディアサートされたまま (VCCO_MIO0) で、VCCPINT、VCCPAUX 、および VCCO_MIO0 の電圧ランプ ダウンは、少なくとも 1 つがそれぞれ 0.40V、0.70V、および 0.90V に到達して、それより低い値で維持されるまでは、「単調」ですか。


 

PVT に関する考慮事項 :

パワーオンおよびパワーオフの上記の条件は、プロセス、電圧、および温度の変動に対しても満たされる必要があります。

VCCPINT、VCCPAUX、および VCCMIO の範囲は、異なる PVT 条件を考慮して特性化されています。

ただし、異なる PVT 状況で PS_CLK または PS_POR_B の変動によりエラーが発生しないことをユーザーが確認する必要があります。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR65240_-_Example_PS_POR_B_Supervisor_Circuit.pdf 187 KB PDF
zynq_efuse_read_normal.zip 832 KB ZIP
AR# 65240
日付 05/29/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス