AR# 65261

UltraScale DDR4/DDR3 - パッチ - 一部のデバイスで Dynamic DCI が機能しない

説明

問題の発生したバージョン: DDR4 v7.1、DDR3 v7.1

修正バージョン: DDR4 の場合は (Xilinx Answer 69035)、DDR3 の場合は (Xilinx Answer 69036) を参照

DDR4 および DDR3 SDRAM IP では、読み出し用には DCI をイネーブルにして書き込み用には DCI をディスエーブルにするように設計されている Dynamic DCI が使用されます。

デバイスによってはこの機能は使用できず、IP でディスエーブルになっています。 

ただし、2 つのデバイスでは Dynamic DCI が正しくディスエーブルになっていないため、DCI が適切に使用されないことが原因でハードウェア エラーが発生することがあります。

Dynamic DCI が正しくディスエーブルになっていないデバイスのリストは次のとおりです。

  • KU115 ES2
  • VU440 ES2

ソリューション

読み出し中に DCI が正しくイネーブルになるようにするには、DDR4 および DDR3 SDRAM IP 内部の USE_DYNAMIC_DCI パラメーターを 0 に設定する必要があります。

このようにすると、Dynamic DCI 機能がディスエーブルになり、DCI が常にイネーブルになるようにすることができます。

これらの問題を修正するには、添付されている緊急 IP パッチをインストールする必要があります。

パッチをインストールするには、$XILINX_VIVADO/patches に移動し、名前が AR65261 で始まるディレクトリ (例: C:\Xilinx\Vivado\2015.2\patches\AR65261) に AR65261_vivado_2015_2_preliminary_rev1 の中身を解凍した後、Vivado 2015.2 を開いて MIG UltraScale IP のすべてを生成します。

注記: この緊急パッチは、Vivado 2015.2 および MIG UltraScale v7.1 IP に対してのみ互換性があります。

改訂履歴

2015/08/27 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR65261_Vivado_2015_2_preliminary_rev1.zip 614 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69036 UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 N/A N/A
69035 UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 N/A N/A
AR# 65261
日付 01/12/2018
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP