AR# 6537

シミュレーション、UniSim、SimPrim - Verilog シミュレーションで glbl.v モジュールを使用する方法

説明

キーワード : GSR, GTS, PRLD, GR, XilinxCoreLib

Verilog シミュレーションで glbl.v モジュールを使用する方法を教えてください。

ソリューション

glbl.v モジュールは、デザインにグローバル セット/リセット信号とグローバル トライステート信号を接続します。Verilog シミュレーションでデザインを正しくリセットするには、glbl.v モジュールをデザインと共にコンパイルし、読み込む必要があります。glbl.v モジュールは、$XILINX/verilog/src/glbl.v にあります。

6.1i 以降のデザイン ツールを使用している場合
6.1i デザイン ツールでは、シミュレーションの最初の 100ns の間、GSR (FPGA のグローバル セット/リセット) と PRLD (CPLD のグローバル セット/リセット) のパルスが自動的に送信されるよう glbl.v モジュールが変更されています。グローバル トライステート (GTS) のパルスが自動的に送信されるコードも追加されていますが、デフォルトのパルスは 0ns です。

ModelSim で glbl.v をコンパイルして読み込むコマンドは、次のアンサーを参照してください。
(Xilinx Answer 1078) - ビヘイビア シミュレーション
(Xilinx Answer 10177) - 配置配線後のタイミング シミュレーション

追加情報は、次のサイトから『Synthesis and Verification Design Guide』を参照してください。
http://toolbox.xilinx.com/docsan/xilinx6j/books/docs/sim/sim.pdf
第 6 章「Verifying Your Design」の「Understanding the Global Reset and Tristate for Simulation」セクションを参照してください。

5.1i/5.2i 以前のデザイン ツールを使用している場合

6.1i より前のデザイン ツールでは、glbl.v モジュールにより GSR 信号または PRLD 信号のパルスが自動的に送信されることはありません。そのため、GSR、PRLD、GTS をテストベンチから駆動する必要があります。次に、テストベンチに追加する必要のあるコードを示します。

reg GSR;
assign glbl.GSR = GSR;
reg GTS;
assign glbl.GTS = GTS;
initial begin
GSR = 1;
#100 GSR = 0;
end

メモ 1 : CPLD デザインでは、上記のコードで GSR を PRLD に置き換えてください。
メモ 2 : GTS も駆動できますが、ボード レベルのシミュレーションを実行するのでなければ特に必要ありません。

ModelSim で glbl.v をコンパイルして読み込むコマンドは、次のアンサーを参照してください。
(Xilinx Answer 1078) - ビヘイビア シミュレーション
(Xilinx Answer 10177) - 配置配線後のタイミング シミュレーション

追加情報は、次のサイトから『Synthesis and Verification Design Guide』を参照してください。
http://toolbox.xilinx.com/docsan/xilinx6j/books/docs/sim/sim.pdf
第 6 章「Verifying Your Design」の「Understanding the Global Reset and Tristate for Simulation」セクションを参照してください。
AR# 6537
日付 03/04/2013
ステータス アクティブ
種類 一般