AR# 65370

UltraScale/UltraScale+ Memory IP - UltraScale Memory IP ロジックを含む pblock はメモリ I/O と同じクロック領域に含める必要がある

説明

問題の発生したバージョン: DDR4/DDR3/RLDRAM3/QDRII+/QDRIV v1.0

修正バージョン: (Xilinx Answer 58435) を参照

2015.3 リリースでは、UltraScale Memory IP の pblock 制約が place_design 中に Vivado 配置ツールで生成されます。

Vivado 配置ツールで作成されるこれらの pblock 制約は、ユーザーには非表示になっています。 

ただし、UltraScale Memory IP を含むユーザー自身の pblock 制約を追加した場合は、Vivado 配置ツールでこの非表示の pblock 制約は生成されないので、タイミング エラーが発生してしまうことがあります。

ソリューション

タイミング問題が発生しないようにするには、UltraScale Memory IP を含むユーザーの作成した pblock をメモリ I/O と同じクロック領域に含める必要があります。

pblock はメモリ I/O と同じ領域に制約付けておく必要があるので、この I/O を配置して、合成後の DCP で pblock を作成することをお勧めします。

これには、次の手順に従ってください。

  1. 合成済み DCP を開きます。
  2. I/O プランナーを開きます。
  3. すべてのメモリ I/O を配置します。
  4. [Device] ビューを開きます。
  5. MIG モジュールを選択します。
  6. 右クリックで [Floorplanning] → [Draw Pblock] をクリックします。
  7. [DSP48] を (単一バンクのメモリ インターフェイスの場合は [RAMB18/RAMB36] も) オフにします。
  8. Pblock を描画して、名前を付けて [OK] をクリックします。


注記: Pblock はメモリ I/O と同じクロック領域に含まれるようにしてください。


改訂履歴

2015/09/30 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 MIG UltraScale - IP Release Notes and Known Issues for Vivado 2014.1 and newer tool versions N/A N/A
AR# 65370
日付 01/12/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
IP