AR# 65587

UltraScale FPGA Gen3 Integrated Block for PCI Express v4.1 (Vivado 2015.3) - 「CRITICAL WARNING: [Timing 38-282] Negative SETUP slack violation」というクリティカル警告メッセージが表示される

説明

問題の発生したバージョン : 4.1

修正バージョンおよびその他の既知の問題 : (Xilinx Answer 57945)

Vivado 2015.3 で XCVU160-FLGC2104 デバイス用に UltraScale FPGA Gen3 Integrated Block for PCI Express コアのサンプル デザインをインプリメントするときに、PCIe Block X0Y0 を選択すると、次のような負のセットアップ スラック違反が発生します。



PCI Express の詳細は、「ザイリンクス PCI Express ソリューション センター」 (Xilinx Answer 34536) を参照してください。

ソリューション

この問題は、IP の XDC ファイルの制約が間違っているために発生します。この問題を解決するには、IP の XDC ファイルを次のようにアップデートしてください。 

この問題は、次のコア リリースで修正される予定です。

変更前の制約 :

# Replay Buffer RAMB Placement
set_property LOC RAMB36_X19Y50 [get_cells {pcie3_uscale_top_inst/pcie3_uscale_wrapper_inst/bram_inst/bram_rep_inst/bram_rep_8k_inst/RAMB36E2[0].ramb36e2_inst}]
set_property LOC RAMB36_X19Y51 [get_cells {pcie3_uscale_top_inst/pcie3_uscale_wrapper_inst/bram_inst/bram_rep_inst/bram_rep_8k_inst/RAMB36E2[1].ramb36e2_inst}]

変更後の制約 :

# Replay Buffer RAMB Placement
set_property LOC RAMB36_X19Y46 [get_cells {pcie3_uscale_top_inst/pcie3_uscale_wrapper_inst/bram_inst/bram_rep_inst/bram_rep_8k_inst/RAMB36E2[0].ramb36e2_inst}]
set_property LOC RAMB36_X19Y47 [get_cells {pcie3_uscale_top_inst/pcie3_uscale_wrapper_inst/bram_inst/bram_rep_inst/bram_rep_8k_inst/RAMB36E2[1].ramb36e2_inst}]


注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。

改訂履歴

2015/10/08 - 初版

AR# 65587
日付 10/23/2015
ステータス アクティブ
種類 既知の問題
IP