AR# 65652

UltraScale DDR3/DDR4 - AXI をイネーブルにしたデザインで Read-Modify-Write コマンドの実行中にデータ マスクが間違って GND に接続される

説明

問題の発生したバージョン: DDR4 v1.0、DDR3 v1.0

修正バージョン: DDR4 の場合は (Xilinx Answer 69035)、DDR3 の場合は (Xilinx Answer 69036) を参照

AXI をイネーブルにした DDR3/DDR4 SDRAM IP デザインで、Read-Modify-Write (RMW) コマンドの実行中にデータ マスク信号が間違って GND に接続されます。

データ マスク信号は、Read-Modify-Write (RMW) コマンドに対して書き込みストローブに基づく IP の AXI レイヤーによって駆動される必要があります。

ソリューション

この問題を修正するには、<ip_name>_ddr3.sv の u_ddr3_mem_intfc インスタンス内で次のコード行を変更します。

行 750 に移動します。

.app_wdf_mask[{APP_MASK_WIDTH{1'b0}}),

上記を次で置換します。

.app_wdf_mask(c0_ddr3_app_wdf_mask),

注記: DDR4 インターフェイスの場合は、ddr3 の代わりに ddr4 を使用してください。

IP の変更が Vivado で上書きされないようにするには、RTL の変更を含む独自の IP リポジトリを作成することが推奨されます。

これには、次の手順に従います。

  1. DDR3/DDR4 SDRAM IP ディレクトリ (たとえば C:\Xilinx\Vivado\2015.3\data\ip\xilinx\ddr3_v1_0) をコピーします。
  2. このコピーしたディレクトリにある IP を編集し、ファイルを任意の場所に保存します。
  3. [IP Settings] → [Add a Repository] をクリックし、編集したファイルが保存されている場所を選択して、IP カタログに追加します。

改訂履歴

2015/10/12 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69036 UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 N/A N/A
69035 UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 N/A N/A
AR# 65652
日付 01/17/2018
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP