UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 65906

Aurora 8B10B v11.0 - 4-バイト コアがエラボレーション段階のシミュレーションでエラーになる

説明

Aurora 8B10B サンプルのシミュレーション中、エラボレートの段階で次のようなエラー メッセージが表示されます。

Error (suppressible): ./../../../aura_aurora_8b10b_rev11p0_example.srcs/sources_1/ip/aura_aurora_8b10b_rev11p0/aura_aurora_8b10b_rev11p0/gt/aura_aurora_8b10b_rev11p0_gt.vhd(1019): (vopt-1130) Port "STABLE_CLOCK" of entity "aura_aurora_8b10b_rev11p0_gtrxreset_seq" is not in the component being instantiated.

ソリューション

この問題は、7 シリーズ GTH/GTP をターゲットにする Aurora 8B10B 4 バイト コアで発生します。

Update the following in the <component_name>_gtrxreset_seq.v[hd] file.

手順 1:

STABLE_CLK ポートを削除し、次のようにワイヤを 1'b0 に初期化します。

Wire STABLE_CLK = 1'b0;

手順 2:

rst_cdc_sync および gtrxreset_in_cdc_sync シンクロナイザーの c_flop_input パラメーター値を 1'b0 に更新します。

c_flop_input    => 0

この問題は、Vivado Design Suite 2015.4 で修正されています。

改訂履歴

2015/11/05 - 初版

2016/02/24 - ターゲット GT に関する情報をアップデート

AR# 65906
日付 03/04/2016
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加