UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 65957

UltraScale システム モニター - SYSMON I2C_SCL および I2C_SDA が常に SYSMON に接続される

説明

I2C_SCLK および I2C_SDA サイトの IOB の出力が常に SYSMON に接続されます。

これは、I2C_EN (コンフィギュレーション レジスタ 0X43、ビット 7) を 0 に設定してコンフィギュレーション後にインターフェイスをディスエーブルにしても同じです。

これらのピンの使用方法によっては、SYSMON の I2C ポートがユーザーによって誤って記述される可能性があります。

これがシステムに影響しないようにする方法を教えてください。

ソリューション

I2C クロックおよびデータ I/O は多目的 I/O です。

これらの IOB は、SYSMON の I2C_SDA および I2C_SCLK ポートに常に接続されます。

これはつまり、これらの I/O 上にある信号が SYSMON にブロードキャストされるということです。 


これがシステムで問題となる主な状況は、次のとおりです。


I2C ピンをユーザー I/O として使用 :

1 つ目の状況は、I2C ポートが使用されず、I2C_SDA および I2C_SCLK ポートがデザインでユーザー I/O として使用される場合です。これらの I/O の遷移が有効な I2C 転送と解釈されます。

遷移は、I/O を駆動する外部信号またはピンを駆動するユーザー デザイン内の出力ドライバーのいずれかです。

書き込みが発生するには多数のことが発生する必要があるので、この状況が発生する可能性は非常に低いです。 


転送が発生するには、SYSMON の I2C スレーブによりスタート コンディションと有効なアドレスが検出される必要があります。

スタート コンディションは、SCLK ラインが High に保持されている間のデータ ラインの立ち下がりエッジです。 


アドレスは 7 ビット幅で、DRP コマンドは 32 ビット幅です。32 ビットのすべての組み合わせが DRP ポートの有効なコマンドというわけではありません。

つまり、SYSMON の DRP ポートに対して誤った書き込みが発生する可能性は非常に低いです。

SYSMON におかしな動作が見られ、これが原因だと思われる場合は、JTAGMODIFIED 信号を監視してこの書き込みが発生しているかどうかを判断できます。 


コンフィギュレーション後に I2C ポートが FPGA デザインで使用するよう保持される :

もう 1 つの状況は、ファブリックにシステムの I2C バスとの通信用に I2C スレーブがある場合です。

I2C はコンフィギュレーション前は SYSMON の制御に使用されますが、その後は SYSMON は使用される予定はなく (I2C_EN = 0)、I2C トランザクションはファブリック デザイン用となります。

デバイスでバス上の同じアドレスが保持されると、SYSMON も検出し続けます。

これを回避するには、I2C アドレス オーバーライド ビット I2C_OR (コンフィギュレーション レジスタ 0x43 のビット 15) をセットし、7 ビット アドレスをシステムで使用されていないアドレスに変更します。

AR# 65957
日付 01/05/2016
ステータス アクティブ
種類 一般
デバイス
  • Kintex UltraScale
  • Virtex UltraScale
このページをブックマークに追加