UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 66069

2015.4 Partial Reconfiguration Controller v1.0 コアの既知の問題 - address0 に設定されていても消去ビットストリームが常に address1 から読み出される

説明

UltraScale デバイスの場合の設定において、消去ビットストリームが address0 に設定されていると、常に address1 から読み出されます。

ソリューション

問題の発生したバージョン : 2015.3

修正バージョン : 未定

ネットリストで PRC をプログラムすると、この問題を回避できます。

正しい値は、set_rm_bs_index および set_rm_clearing_bs_index を使用して設定できます。

例 :

set tmp [get_rm_bs_index]

# 現在のパーシャル BS アドレスを保存する

set_rm_bs_index [get_rm_clearing_bs_index]

# パーシャル アドレスと消去アドレスをスワップする

set_rm_bs_index $tmp

AR# 66069
日付 03/25/2016
ステータス アーカイブ
種類 既知の問題
ツール
  • Vivado Design Suite - 2015.3
  • Vivado Design Suite - 2015.4
このページをブックマークに追加