UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 66140

MIG 7 Series (LPDDR2) - インスタンシエーション テンプレートおよび最上位ファイルに不正なビット幅の app_wdf_mask 信号が表示される

説明

問題の発生したバージョン : MIG 7 Series v2.4 Rev1

修正バージョン : (Xilinx Answer 54025) を参照

32 ビット幅の LPDDR2 コンポーネント向けに 7 Series MIG を生成すると、MIG IP で生成されたインスタンシエーション テンプレートおよび mig_7series_0.v に不正なビット幅 (19 ビット) の app_wdf_mask 信号が示されます。

mig_7series_0.v ファイルのこの不正なビット幅が原因で、MIG のサンプル デザインの合成中に次の警告メッセージが表示されます。

[Synth 8-689] width (16) of port connection 'app_wdf_mask' does not match port width (19) of module 'mig_7series_0' [..example_top.v":377]

ソリューション

app_wdf_mask 信号のビット幅は、128 ビット幅の app_wdf_data 信号の場合 16 ビットである必要があります。

次の定義をコピーし、16 ビットの入力信号を app_wdf_mask に接続して警告メッセージを問題なく無視できます。

input [(nCK_PER_CLK*2*PAYLOAD_WIDTH)/8-1:0] app_wdf_mask,

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 66140
日付 12/23/2015
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加