UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 66173

デザイン アドバイザリ - Vivado タイミング WNS に関するアラート - 7 シリーズ - BUFR から BUFG のクロック パスにタイミング アークがないためにホールド違反が発生する

説明

Vivado 2015.x リリースで、BUFR と BUFG のクロック ドメイン間でホールド違反が発生します。これは、タイミング アークがないことが原因で発生します。


 

ソリューション

このホールド違反は、BUFR と BUFG の間のパスにタイミング アークがないことが原因で発生します。

この問題を回避するには、BUFG クロック ドメインにクロックのばらつきを追加します。 

create_generated_clock -name genclk -source [get_ports Clk] -divide_by 1 [get_pins Bufg/O]
set_clock_uncertainty -hold 0.290 -from [get_clocks -of [get_pins Bufr/O]] -to [get_clocks -of [get_pins Bufg/O]]

Vivado 2016.1 ではこの問題が修正されているため、ワースト ネガティブ スラック (WNS) が 20 ~ 30ps 増加します。 

Vivado 2016.1 のスタティック タイミング解析 (report_timing_summary) を使用して配線済みデザインを実行し、デザインへのこの変更の影響を確認してください。

Vivado 2016.1 に移行したら 'set_clock_uncertainty' 制約を削除してください。

AR# 66173
日付 04/18/2016
ステータス アクティブ
種類 デザイン アドバイザリ
ツール 詳細 概略
このページをブックマークに追加