AR# 66181

MIG 7 Series DDR3 - IBUF_LOW_PWR が Vivado 2015.1 および 2015.2 で不正にイネーブルにされる可能性がある

説明

問題が見つかったバージョン : MIG 7 Series v2.3 Rev1

修正バージョン : (Xilinx Answer 54025) を参照

MIG の RTL ですべてのコンフィギュレーションにおいて IBUF_LOW_PWR 設定をオフにしてあっても、Vivado 合成ツールにより DQS および DQ ピンで不正にイネーブルにされてしまうという問題があります。
この不正な設定が原因で断続的にキャリブレーション エラーが発生します。
このキャリブレーション エラーは、OCLKDELAYED ステージ中に発生し、読み出しが不規則に落ちてしまいます。
正しい読み出しデータが FPGA に戻り、SI および DQ/DQS のアライメントが正しいように見えますが、ボードでプローブするとデータが IN_FIFO に保持されません。

注記 : IBUF_LOW_PWR オプションが [I/O Power Reduction] で制御されないのですべてのコンフィギュレーションでオフにする必要があります。

ソリューション

この問題は Vivado 2015.3 で修正されています。

Vivado 2015.1 または 2015.2 で構築された MIG デザインでこのキャリブレーション エラーが発生する場合は、デザインを 2015.3 以降の Vivado にアップグレードしてください。

アップグレードすることが不可能な場合は、最上位の.xdc ファイルで IBUF_LOW_PWR オプションを手動でオフに設定できます。

set_property IBUF_LOW_PWR FALSE [get_ports {ddr3_dqs_p[*]}]
set_property IBUF_LOW_PWR FALSE [get_ports {ddr3_dqs_n[*]}]
set_property IBUF_LOW_PWR FALSE [get_ports {ddr3_dq[*]}]

改訂履歴

2015/12/10 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 66181
日付 12/21/2015
ステータス アクティブ
種類 既知の問題
デバイス
IP