AR# 66219

Zynq Ultrascale+ MPSoC Processing System IP - JTAG モードでプロセッサ ブロック レベルのソフトウェア制御リセット レジスタでプロセッサをリセットから除外する方法

説明

ブート シーケンスでは CSU Boot ROM によりリセットからプロセッサを除外するように プロセッサ ブロック レベルのソフトウェア制御リセット レジスタがコンフィギュレーションされます。

JTAG モードでは、fsbl 実行前に CSU BOOT ROM が実行されないので、リセットからプロセッサを除外するように手動で設定する必要があります。

ソリューション

JTAG モードでは、次の手順に従ってリセットからプロセッサーを除外してください。


fpga -f .<project_path>/project_1.runs/impl_1/design_1_wrapper.bit
targets -set -filter {name =~ "PSU"}
mask_write 0XFFD80118 0x00800000 0x00800000
mask_write 0XFFD80120 0x00800000 0x00800000
# write bootloop and release A53-0 reset
mwr 0xffff0000 0x14000000
#E in below command brings only A53_0 out of reset.
mwr 0xFD1A0104 0x380E
targets -set -filter {name =~ "Cortex-A53 #0"}
stop
dow ./project_1.sdk/fsbl/Debug/fsbl.elf
con
stop

この修正は 2016.1 に含まれる予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
66183 Zynq UltraScale+ MPSoC Processing System IP - リリース ノートおよび既知の問題 N/A N/A
AR# 66219
日付 12/15/2015
ステータス アクティブ
種類 一般
デバイス
ツール
IP