UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 66360

UltraScale/UltraScale+ Memory IP - カスタム メモリ パーツを作成すると、コア コンテナーに *.csv ファイルが含まれない

説明

問題の発生したバージョン: DDR4 v1.0、DDR3 v1.0、RLDRAM3 v1.0、QDRII+ v1.0

修正バージョン: (Xilinx Answer 58435) を参照

DDR4、DDR3、RLDRAM3、QDRII+ などの UltraScale Memory IP のカスタム メモリ パーツを作成して使用すると、IP コア コンテナーで *.csv ファイルがアーカイブおよび管理されません。 

メモリ IP のカスタム メモリ パーツで IP コア コンテナーを使用すると、IP でカスタム パーツ定義が見つからないことを示すエラー メッセージが表示されます。

ソリューション

カスタム メモリ パーツを含むすべてのメモリ IP で IP コア コンテナーを使用しないか、または手動で Vivado プロジェクトに *.csv ファイルを追加すると、この問題を回避できます。

改訂履歴

2016/01/08 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 66360
日付 01/11/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP
このページをブックマークに追加